在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] verdi如何执行设定设计的仿真? dqwuf2008 2020-12-7 33082 dqwuf2008 2020-12-8 14:47
[原创] 设计一个DAC需要掌握那些基本知识??? chris-colin 2020-12-2 32241 chris-colin 2020-12-8 14:35
[求助] 用hspice或者spectre仿SRAM静态噪声容限 ljb422 2016-5-19 96169 Amyha 2020-12-6 12:05
求助如何得到DC综合以后的电路原理图 xiao198718 2009-1-9 34132 马工 2020-12-3 19:49
[求助] cadence中eval err是什么情况 新人帖 dabuliedianergo 2020-4-7 35115 llloop 2020-12-3 18:56
[原创] AD采集处理板卡学习资料:429-基于ZYNQ XC7Z035+ADS5474的2路400Msps AD采集处理板卡 orihard1 2020-12-3 02631 orihard1 2020-12-3 16:54
[求助] 老项目 LY1310178117 2020-12-2 95210 LY1310178117 2020-12-3 14:52
[求助] quartus器件库安装 Simba_G 2015-1-9 17347 远方伊舟 2020-12-3 12:05
[求助] 西安ZTE VS上海HW 该怎么选择  ...2 seaguoyi 2020-11-30 116228 gaurson 2020-12-2 17:32
[求助] 覆盖率问题 夏尔 2020-12-1 13455 夏尔 2020-12-2 17:19
[讨论] AXI的4K边界传输是必须的吗? dqwuf2008 2020-12-2 02181 dqwuf2008 2020-12-2 16:22
[求助] 在CPU测速实验中,遇到了问题CPU中乘法和加法运算的时钟数,比较运算比算术运算还耗时 新人帖 被选召的孩子 2020-12-1 22302 kk2009 2020-12-2 07:05
[求助] 关于综合库,后仿库,还有验证库的区别? liheng369 2016-8-19 22958 shaozhen 2020-12-1 16:55
[原创] 哪位大侠能提供Active-HDL 10.2 Riviera-Pro 2015.2 Crack  ...2 yuelengyueming 2015-6-4 1011281 1NAFAR 2020-12-1 15:08
[求助] DC时序约束求教 zqszjmzy 2012-6-20 44896 mar 2020-12-1 09:55
[求助] DC约束问题(菜鸟)  ...2 追天鹅的青蛙 2010-7-25 1711859 mar 2020-12-1 09:53
[求助] 求8b/10b解码程序 dqwuf2008 2020-11-30 22142 dqwuf2008 2020-12-1 08:23
[求助] 各位大神,有没有数字电路的群拉我一下,非常感谢 alex_fd12 2020-9-22 32349 asic_service 2020-12-1 05:43
[求助] ISE综合出来的RTL电路图有点疑惑,是不是自己那里弄错了? 新人帖 QIAMKING 2020-11-30 12789 asic_service 2020-12-1 04:43
[求助] RTC时钟不准 geming21 2010-8-24 46363 愤斗的香蕉 2020-12-1 00:30
[求助] ldpc 编码设计 sss08_leon 2013-12-9 55935 huatiantian 2020-11-30 22:18
[求助] 关于axi总线中插入组合逻辑的影响 rv_1101 2020-11-26 72714 dqwuf2008 2020-11-30 16:51
[求助] serdes里面的CDR是模拟的吧? dqwuf2008 2020-11-30 11975 A1985 2020-11-30 16:02
[讨论] FPGA内部硬件资源的书籍或资料 peterlin2010 2020-11-15 42768 MighTyzzzz 2020-11-30 15:43
[求助] 求助AD/DA相关问题 feifan1996 2020-11-30 02281 feifan1996 2020-11-30 15:23
[原创] 数字IC前端设计/FPGA设计必备“常识” yangyuf 2020-11-17 32703 asic_service 2020-11-30 14:52
[讨论] 在Audio DAC 芯片中数字部分主要包含几部分? 同言同语 2020-11-27 22299 同言同语 2020-11-30 14:02
[转贴] Verilog 模块调用端口的连接规则(转载,侵删) WZY970213 2020-11-27 22486 WZY970213 2020-11-30 09:03
[求助] 大佬们,华为CBG终端芯片业务部数字IC岗怎么样呀 新人帖 swsr123 2020-11-27 12110 swsr123 2020-11-28 21:33
[求助] 关于状态机中的计数器问题 新人帖 Kindom 2020-11-26 53156 370412077 2020-11-28 21:32
[原创] 关于sram的讨论  ...2 alanzheng1978 2010-5-28 159310 袁野1990 2020-11-28 21:20
[求助] 求版上大佬推荐个入门PCIe的经典资料,谢谢! leine 2020-11-27 02042 leine 2020-11-27 21:31
[转贴] Setup time 和Hold time计算 新人帖 忆左冀飞 2019-9-10 26286 蒹葭苍苍 2020-11-27 15:09
[讨论] modelsim仿真时出现了一个莫名的错误  ...2 xiangeryong333 2011-8-10 119075 bolilili 2020-11-26 23:23
[求助] Verilog中,如何检测 仿真值 和 期望值 ?  ...2 wupingee 2020-11-17 165528 wupingee 2020-11-26 16:25
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-2 04:19 , Processed in 0.032722 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块