EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31124|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 154 155 156 157158159 160 161 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


时钟提取技术	volcasnow 2004-8-23	96068	tyjyhhx 2020-10-21 22:53
[求助] xilinx set_input_delay设置 - [悬赏 100 信元资产]	424202632 2020-10-17	63778	424202632 2020-10-21 20:30
[求助] 串行时钟能否使用FIFO完成跨时钟域传输	信仰自由 2020-10-14	32091	wgej1987 2020-10-21 20:28
[求助] LVDS输出短路？	YYFFLLMMNN 2020-10-20	23688	YYFFLLMMNN 2020-10-21 16:58
[原创] 异步fifo设计	czx08 2010-3-24	44922	985888406 2020-10-21 16:33
[求助] WDT看门狗相关问题请教各位大佬	梦醒依惜醉 2020-10-21	12091	chiuchiu 2020-10-21 13:01
[转贴] 关于verilog语法中“+:”“-:”的用法以及高低位次序	xdfq 2020-10-21	03820	xdfq 2020-10-21 10:29
[求助] Spyglass 运行power_audit exceeded limit 错误	jacobi117 2020-10-20	01178	jacobi117 2020-10-20 18:11
[招聘] 应届生求助各位前辈，OFFER选择，5G芯片和AI芯片，应该选哪个？ ...2	seaguoyi 2020-10-16	114855	seaguoyi 2020-10-19 22:10
[统计] 大家用FPGA哪家多些？ ...2 3	固执的寻觅 2018-4-19	2915177	aibbt 2020-10-19 14:24
[活动] 跟sky学数字IC/FPGA设计——开设FPGA实战培训	asic_service 2020-10-17	43568	asic_service 2020-10-17 21:57
[求助] 如何多进程启动perl脚本	zzj0329 2020-9-23	32294	年轻的韭菜 2020-10-16 18:01
[求助] modelsim仿真错误的问题。	bianguangyu 2016-11-25	94644	dimples7519 2020-10-16 17:06
[求助] spyglass应该使用什么db	yuanpin318 2019-10-1	44591	fat先生 2020-10-16 16:22
[求助] verilog 管脚分配求助	freebigfish 2020-10-15	22155	freebigfish 2020-10-16 10:06
[求助] DC、ICC层次化设计	SWLIU123 2020-10-15	02310	SWLIU123 2020-10-15 10:46
[求助] 两个板子直接用导线传信号	feifan1996 2020-10-6	12238	YYFFLLMMNN 2020-10-14 10:25
[求助] xilinx ise14.7 调用不了pll ip核	0Brian0 2020-10-13	03272	0Brian0 2020-10-13 22:36
[资料] E-Book Advanced SOC Test Design and Optimization ...2	IC_panda 2012-6-16	127429	jeromechen2008 2020-10-13 17:39
[求助] 芯片硅后时序违例问题	记忆冬天 2020-10-12	64585	记忆冬天 2020-10-13 15:21
[求助] 求助求助！！！关于华为调岗 ...2 3	记忆冬天 2020-9-4	207433	fluxay08 2020-10-13 11:33
[求助] 跨时钟域约束问题 - [悬赏 1 信元资产]	Vinson8888888 2020-10-11	12990	zhang.rongmou 2020-10-12 21:11
[求助] spi flash read 操作	CC1991 2020-10-12	21960	ll_ago 2020-10-12 17:34
[求助] 自己画一块k7 的板子可行吗？速度不高	hongfeng575 2016-10-20	74104	xubne 2020-10-12 17:18
[求助] AHB和APB最根本的区别是啥？	记忆冬天 2020-9-27	95342	夏尔 2020-10-12 17:09
[求助] 综合阶段加入pad的顺序是什么？	zhang113 2020-10-11	22201	lizexc 2020-10-12 10:39
[讨论] 悲剧! MicroSemi/Actel的Golden License收费了 ...2	lab216 2017-5-17	108667	Johnny_Cheng 2020-10-11 14:02
[讨论] eco过程中添加的器件的pg pin需要处理吗	xiuxing056 2020-9-24	32020	文锋若风 2020-10-10 19:46
[求助] 2016 DC map 不到negedge clockgating cell	zzh37 2020-10-10	01905	zzh37 2020-10-10 12:21
[招聘] 上海浦东美资企业招聘数字前端设计	chrissirhc 2019-8-7	62860	chrissirhc 2020-10-10 09:45
[求助] VCS启动出现问题，求各位大神解疑	1027199631 2016-10-19	34871	mohamedsaber 2020-10-10 01:05
questasim的覆盖率驱动验证是怎么用的？ ...2	a_a_a 2008-6-24	146717	iNostory 2020-10-9 20:17
[转贴] Simulink HDL Coder——基于模型的FPGA设计 ...2	凌峰探梅 2010-7-12	1510324	freebigfish 2020-10-9 08:44
[求助] 4bit分数时钟分频器设计	easyfuse 2020-10-5	22357	easyfuse 2020-10-8 16:52
[求助] 多时钟域的时钟约束问题	Vinson8888888 2020-10-8	02268	Vinson8888888 2020-10-8 15:47

1 ... 154 155 156 157158159 160 161 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31124|排名: 10

快速发帖

浏览过的版块

站长推荐 /1