设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › uvm在vcs+verdi中的bebug

发新帖

查看: 2686|回复: 0

[求助] uvm在vcs+verdi中的bebug

发表于 2021-1-12 17:13:43 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

按照UVM DEBUG User Guid中的步骤，进入Interactive Debug mode，运行仿真后，一直没有OVM/UVM Hierarchy这一项，如图1和图2脚本中的指令如图3：
uvm库用的1.1d, vcs和verdi都是2016版本

图1 verdi环境中的显示

图1 verdi环境中的显示

图1 verdi环境中的显示

图1 verdi环境中的显示

图3 脚本指令

图3 脚本指令

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-2 06:24 , Processed in 0.013435 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表