在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2092|回复: 4

[求助] 原理图输入数字电路设计经验,如何规划职业生涯?

[复制链接]
发表于 2021-1-9 22:45:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,去年毕业后在某小公司从事数模混合电路芯片设计工作,本人主要做其中的数字模块,为原理图输入设计,就是自己用与非门搭电路,规模较小,也不写verilog,感觉学不到东西,而且从设计验证版图都要自己做,流片后的测试也要全程参与,自己想出去看看。只能走社招路线,虽然感觉社招比校招要难多了,但是还是想早点走出去,这里边的经验积攒感觉并不值钱。但是目前对于没有RTL经验,也没有一些常用协议的实现经验,应该如何规划职业发展路线呢?


求好心人指点迷津。

发表于 2021-1-10 13:00:44 | 显示全部楼层
学习 verilog,补充 verilog 到具体的电路的映射关系,学习其他工具
 楼主| 发表于 2021-1-11 19:41:51 | 显示全部楼层


abeey 发表于 2021-1-10 13:00
学习 verilog,补充 verilog 到具体的电路的映射关系,学习其他工具


我在校做过FPGA的课题,有一定的verilog基础,自己做的话,不知道怎么提高?
发表于 2021-1-11 20:02:36 | 显示全部楼层


just_meme 发表于 2021-1-11 19:41
我在校做过FPGA的课题,有一定的verilog基础,自己做的话,不知道怎么提高?
...


自己做是啥意思?

如果是做rtl design,那么要熟悉 ic 的工具,如果转做 verification,那么需要学习脚本语言,转做 FPGA,那么你应该熟悉了,需要熟悉特定领域的知识 。


发表于 2021-1-12 17:27:38 | 显示全部楼层


just_meme 发表于 2021-1-11 19:41
我在校做过FPGA的课题,有一定的verilog基础,自己做的话,不知道怎么提高?
...


可以看看这儿,sky的:自学+点拨+模仿+实战+支持:http://bbs.eetop.cn/thread-887347-1-1.html

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 01:43 , Processed in 0.022949 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表