数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 153 154 155 156157158 159 160 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] NVDLA large 有在集成的么	hxj19870216 2020-12-21	02590	hxj19870216 2020-12-21 10:59
[原创] NVDLA nv-full 所有sanity case 波形分享	atremp 2019-11-30	84689	hxj19870216 2020-12-19 22:36
[求助] centos/rhel synopsys工具安装问题 ...2	dkjhl623 2012-8-1	1410225	DragonAByss 2020-12-19 22:18
[求助] 小白求助	勇敢的螺丝钉 2020-12-18	53131	勇敢的螺丝钉 2020-12-18 20:45
[原创] Formality形式验证问题请教！！！！！！	雨打溪风 2010-12-24	66145	夏尔 2020-12-18 14:12
[求助] ISE14.7调用modelsim 功能仿真正常，但是上板下载bit文件某个模块就出错了 ...2	come_on_sn 2020-12-15	136420	come_on_sn 2020-12-17 17:24
[转贴] UART 百度百科	王钰 2020-12-16	14120	l13787908861 2020-12-17 15:38
[求助] always块对同一个reg进行赋值无法综合	lishuxuan 2020-12-11	72941	lishuxuan 2020-12-17 15:30
[求助] HDLBits: Sim/circuit10 的解题思路	wsylgt2 2020-5-2	25187	abeey 2020-12-17 13:55
[求助] 【SV】SystemVerilog中随机数位数问题 - [悬赏 38 信元资产]	JINNINE 2020-12-16	23434	iwantto 2020-12-16 21:45
[求助] VERDI editable schematic	thjan65 2020-12-16	02479	thjan65 2020-12-16 21:34
[求助] 上电复位[已解决]	qwpsmile 2012-8-13	67689	charleszhou 2020-12-16 19:14
[原创] dspbuilder安装流程！就酱，本宝宝试了两天，看遍教程，终于装好了！！！	CXClss 2015-10-31	43878	wpybuaa 2020-12-16 09:34
[求助] 求gvim的安装教程和安装包	艾克0928 2018-5-23	22865	steven_sun 2020-12-16 06:38
[求助] spyglass如何读取DesignWare加密文件	nangua001 2019-5-16	75887	chentb1990 2020-12-15 20:12
[求助] 关于jtag调试频率的问题	rv_1101 2020-12-4	76625	l13787908861 2020-12-15 16:27
[求助] vivado编译时接口自定义数据类型报错 - [悬赏 100 信元资产]	JINNINE 2020-12-10	43040	l13787908861 2020-12-15 15:23
[其它] 出黑金xlinx zynq AX7010	mr1victor 2020-12-14	12900	l13787908861 2020-12-15 10:17
[求助] 求助！vivado报错: hierarchical name in type reference is not allowed - [悬赏 54 信元资产]	JINNINE 2020-12-15	02920	JINNINE 2020-12-15 00:41
[求助] verilog中>0和>32'd0的比较方式是不一样的吗	Arthurjlin 2020-12-14	13301	A1985 2020-12-14 17:37
[原创] 有做NOC的没有?交流交流 ...2	larrylxl 2010-1-9	179883	kingmomo0002 2020-12-13 20:32
[原创] 求助各位前辈，offer选择，AI or 5G? ...2	seaguoyi 2020-10-16	125599	seaguoyi 2020-12-13 19:22
Xilinx ISE 7.1i的下载	chmingxin 2007-1-1	29221	jihuang0212 2020-12-12 22:05
[求助] fpga 的inout接口一直处于输出状态该怎么解决	老范啊 2020-12-12	22588	老范啊 2020-12-12 11:07
[讨论] ASIC设计里面有哪些常见的低功耗处理手法?区别是什么	Emmayi 2020-12-11	12284	Emmayi 2020-12-11 15:06
[求助] vivado报错：模块的接口问题	JINNINE 2020-12-10	63406	JINNINE 2020-12-11 10:38
[原创] vhdl rising_edge(clk) (clk'event and clk='1')的区别？	american007 2020-12-11	02243	american007 2020-12-11 03:39
[求助] 请问，寄存器输出脉冲，可以作为下一级寄存器的时钟端嘛	lk1210 2020-12-10	22529	kk2009 2020-12-11 00:39
[求助] 求助memory compiler生成的双口SRAM的形状面积和深度的问题	倔强阿月 2017-11-7	37865	550503091 2020-12-10 14:47
[资料] 明德扬分享--点拨FPGA视频 ...2	xuehua_12 2015-10-10	137528	yzcwudi 2020-12-10 13:34
[求助] TimeGen完整复制或导出	SophiaCheng 2020-12-9	12932	SophiaCheng 2020-12-9 11:09
[资料] 跟sky学数字IC/FPGA设计：全集已出	asic_service 2020-11-9	65541	rvisk 2020-12-9 10:52
[求助] 求芯片设计及芯片验证的模板	dqwuf2008 2020-12-9	02107	dqwuf2008 2020-12-9 09:00
[求助] 包括多个模块的TOP层 STA check问题。	u-527 2020-12-7	62515	leijing 2020-12-8 17:57
[求助] 求解释DC综合时的 comlipe_ultra -SPG ,其中的SPG是神马意思啊？	ccchunyu2652 2012-10-19	74745	xiexie57 2020-12-8 16:12

1 ... 153 154 155 156157158 159 160 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 9

快速发帖

浏览过的版块

站长推荐 /1