EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 153 154 155 156157158 159 160 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求8b/10b解码程序	dqwuf2008 2020-11-30	22124	dqwuf2008 2020-12-1 08:23
[求助] 各位大神，有没有数字电路的群拉我一下，非常感谢	alex_fd12 2020-9-22	32281	asic_service 2020-12-1 05:43
[求助] ISE综合出来的RTL电路图有点疑惑，是不是自己那里弄错了？	QIAMKING 2020-11-30	12726	asic_service 2020-12-1 04:43
[求助] RTC时钟不准	geming21 2010-8-24	46301	愤斗的香蕉 2020-12-1 00:30
[求助] ldpc 编码设计	sss08_leon 2013-12-9	55879	huatiantian 2020-11-30 22:18
[求助] 关于axi总线中插入组合逻辑的影响	rv_1101 2020-11-26	72641	dqwuf2008 2020-11-30 16:51
[求助] serdes里面的CDR是模拟的吧？	dqwuf2008 2020-11-30	11951	A1985 2020-11-30 16:02
[讨论] FPGA内部硬件资源的书籍或资料	peterlin2010 2020-11-15	42705	MighTyzzzz 2020-11-30 15:43
[求助] 求助AD/DA相关问题	feifan1996 2020-11-30	02217	feifan1996 2020-11-30 15:23
[原创] 数字IC前端设计/FPGA设计必备“常识”	yangyuf 2020-11-17	32663	asic_service 2020-11-30 14:52
[讨论] 在Audio DAC 芯片中数字部分主要包含几部分？	同言同语 2020-11-27	22237	同言同语 2020-11-30 14:02
[转贴] Verilog 模块调用端口的连接规则（转载，侵删）	WZY970213 2020-11-27	22428	WZY970213 2020-11-30 09:03
[求助] 大佬们，华为CBG终端芯片业务部数字IC岗怎么样呀	swsr123 2020-11-27	12074	swsr123 2020-11-28 21:33
[求助] 关于状态机中的计数器问题	Kindom 2020-11-26	53112	370412077 2020-11-28 21:32
[原创] 关于sram的讨论 ...2	alanzheng1978 2010-5-28	159179	袁野1990 2020-11-28 21:20
[求助] 求版上大佬推荐个入门PCIe的经典资料，谢谢！	leine 2020-11-27	02023	leine 2020-11-27 21:31
[转贴] Setup time 和Hold time计算	忆左冀飞 2019-9-10	26189	蒹葭苍苍 2020-11-27 15:09
[讨论] modelsim仿真时出现了一个莫名的错误 ...2	xiangeryong333 2011-8-10	118968	bolilili 2020-11-26 23:23
[求助] Verilog中，如何检测仿真值和期望值？ ...2	wupingee 2020-11-17	165413	wupingee 2020-11-26 16:25
[求助] 求合作，FPGA实现直流无刷电机控制	jinjing1th 2020-11-21	12399	jinjing1th 2020-11-26 16:05
[求助] 【硕士毕业选题】基于 Risc-v的微处理器实现 or ADPLL两个方向?	13411291025 2020-11-16	52615	13411291025 2020-11-26 15:12
[求助] 求助！关于深度为4的buffer设计问题 - [悬赏 96 信元资产]	JINNINE 2020-11-24	83764	JINNINE 2020-11-26 14:26
[求助] 可综合systemverilog	思慕悟言 2020-11-24	32770	puxiancheng 2020-11-26 13:36
[求助] cadence 跑 verilog simulation	ybhand0703 2017-10-27	26499	wushangkeji 2020-11-26 11:33
[求助] ise调用synplify？？ ...2	chanon 2011-3-14	1213924	jihuang0212 2020-11-26 10:14
[求助] lic 快过期了，怎么解决 ...2	xiaocheng12345 2019-12-24	107758	RotaryEngine 2020-11-25 19:04
[求助] AXI协议：收发数据顺序不同怎样解决？ - [悬赏 300 信元资产]	JINNINE 2020-11-19	84450	JINNINE 2020-11-25 16:14
[求助] SPI中数据tx/rx是否可以同时传输？	danzaibin001 2017-6-16	87181	ll_ago 2020-11-25 11:25
[求助] Delta-Sigma ADC调制器系统级模型系数计算过程遇到问题，scaleABCD函数提示报错。	levintt 2020-6-16	33740	waixq7 2020-11-24 23:38
[原创] pcie pcs接口设计的注意哪些方面 ...2	asicyang 2013-8-10	1711448	dqwuf2008 2020-11-24 16:06
请问怎么能有效的消除glitch？ ...2 3 4	greatrebel 2003-10-29	3643985	豪杰大侠 2020-11-24 15:01
[求助] 求助！如何用verilog设计一个深度为4的buffer？	JINNINE 2020-11-24	02594	JINNINE 2020-11-24 11:59
[求助] FPGA高阻态的端口采回来是0还是1呢	Arthurjlin 2020-11-22	24643	Arthurjlin 2020-11-24 08:47
[原创] 乘法器讨论	jeketai 2020-11-21	32735	jeketai 2020-11-23 16:04
[求助] 关于vivado运行中断电后的处理	rv_1101 2020-11-22	73407	zzj0329 2020-11-23 13:30

1 ... 153 154 155 156157158 159 160 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 8

快速发帖

浏览过的版块

站长推荐 /1