数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31073|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 153 154 155 156157158 159 160 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 综合阶段加入pad的顺序是什么？	zhang113 2020-10-11	22137	lizexc 2020-10-12 10:39
[讨论] 悲剧! MicroSemi/Actel的Golden License收费了 ...2	lab216 2017-5-17	108438	Johnny_Cheng 2020-10-11 14:02
[讨论] eco过程中添加的器件的pg pin需要处理吗	xiuxing056 2020-9-24	31972	文锋若风 2020-10-10 19:46
[求助] 2016 DC map 不到negedge clockgating cell	zzh37 2020-10-10	01856	zzh37 2020-10-10 12:21
[招聘] 上海浦东美资企业招聘数字前端设计	chrissirhc 2019-8-7	62797	chrissirhc 2020-10-10 09:45
[求助] VCS启动出现问题，求各位大神解疑	1027199631 2016-10-19	34816	mohamedsaber 2020-10-10 01:05
questasim的覆盖率驱动验证是怎么用的？ ...2	a_a_a 2008-6-24	146606	iNostory 2020-10-9 20:17
[转贴] Simulink HDL Coder——基于模型的FPGA设计 ...2	凌峰探梅 2010-7-12	1510185	freebigfish 2020-10-9 08:44
[求助] 4bit分数时钟分频器设计	easyfuse 2020-10-5	22301	easyfuse 2020-10-8 16:52
[求助] 多时钟域的时钟约束问题	Vinson8888888 2020-10-8	02221	Vinson8888888 2020-10-8 15:47
[求助] 请教一个DC综合流程问题	liyirui 2020-10-5	44732	liyirui 2020-10-7 11:02
[求助] NC-verilog仿真：unresolevd in worklib - [悬赏 20 信元资产]	just_meme 2020-9-28	23704	zhangli542 2020-10-6 20:23
[讨论] verilog use $random, why random seed be force changed?	luoyanghero 2020-10-3	12153	luoyanghero 2020-10-5 10:05
[求助] AMS报如下错误，解决不了，求助	刘海峰2018 2020-10-4	11378	刘海峰2018 2020-10-5 10:01
[求助] nand flash 接口转换问题	husthxing 2020-10-2	02175	husthxing 2020-10-2 20:31
[求助] SOC设计集成 ...2 3	Timberlake666 2019-5-30	2311013	xlteam2 2020-10-1 21:53
[求助] 新手求教！modelsim 里的transcript 不显示display语句的内容？ ...2	longtengniu 2018-3-21	148862	wanhua 2020-10-1 15:08
[求助] 寻找HDMI和HDCP相关IP的规格书 - [悬赏 1000 信元资产]	lindenliu 2020-9-29	02693	lindenliu 2020-9-29 15:00
[转贴] 基于减法操作除法器的算法---Verilog实现	xdfq 2020-9-29	03250	xdfq 2020-9-29 09:41
[转贴] 网络、交换技术	xdfq 2020-9-29	02861	xdfq 2020-9-29 09:36
[原创] 讨论-基于pci-e ethernet接口的大规模FPGA验证 ...2 3	wxwangyan 2014-5-19	2513315	gubels 2020-9-26 10:19
如何用VHDL或verilog HDL实现时钟的2倍频？ ...2 3 4 5 6..12	xzffff 2003-8-7	11173320	都市小虫 2020-9-25 21:29
[求助] 关于建立宏单元的问题 ...2	扬名立万 2014-10-30	127749	weena 2020-9-25 13:37
[求助] signaltap数据区间不对应（差一个）	lishuxuan 2020-9-23	01851	lishuxuan 2020-9-23 17:19
[求助] 关于二次多项式的硬件电路实现（带小数点）	ZHZIC 2020-8-10	42103	student2010 2020-9-23 14:37
[求助] system verilog 的task 入口参数ref类型，net参数如何传进去？	litterstrong 2013-1-11	68092	liumo163 2020-9-23 10:38
[求助] FPGA如何实现幂函数 ...2	VINCENT-XIAO 2015-3-12	139074	zjc13260566870 2020-9-22 20:27
[求助] 请问有大佬了解中兴微电子IP设计部门吗	yan007 2020-9-22	12127	yan007 2020-9-22 17:25
[求助] STM USART协议相关	easyfuse 2020-9-17	82825	easyfuse 2020-9-21 21:51
[讨论] [经验] FPGA原型验证的技术进阶之路	Emelee 2020-8-21	23824	xiaoxiao123456 2020-9-21 19:18
[求助] vhdl语法求助	freebigfish 2020-9-18	22899	freebigfish 2020-9-21 08:48
[求助] 请问DC综合的时候金属preferred routing direction报错	helimpopo 2017-8-31	42625	杨星辰 2020-9-20 19:47
[资料] Hua为2019年机试题汇总	zgaytc 2020-9-4	63022	zgaytc 2020-9-18 14:16
[求助] 基于FPGA的数字图像处理原理及应用__牟新刚里的txt文件格式是什么样的	hnlxf 2020-9-17	02102	hnlxf 2020-9-17 16:06
[原创] 在FPGA中对一个浮点数进行下取整有什么好的方法？ ...2 3 4	zhangtaozt 2011-3-9	3018175	Kqingzhi 2020-9-17 13:57

1 ... 153 154 155 156157158 159 160 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31073|排名: 8

快速发帖

浏览过的版块

站长推荐 /1