在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] xilinx的板子写入BRAM里的数据怎么读出来 hjc19951212 2020-11-19 33070 向死而生 2021-2-1 22:58
[求助] vivado sdk PS如何发送一拍ready信号给PL端 新人帖 seok123 2020-11-26 12251 向死而生 2021-2-1 22:55
[讨论] 802.11的MAC层设计 simple_1010 2015-6-9 33262 kingmomo0007 2021-1-31 16:51
[资料] 并行FIR优化 羽无芯 2021-1-30 04360 羽无芯 2021-1-30 14:35
[求助] ISE中时序报告中net delay很大应该怎么解决呢 come_on_sn 2021-1-28 32419 javasun 2021-1-30 11:09
[求助] 自制zynq 7z010板卡sd boot失败 zjunmai 2021-1-27 55040 RotaryEngine 2021-1-29 15:44
[原创] 总线竞争 aabbuutt1 2009-9-4 15846 kingmomo0006 2021-1-28 20:19
[讨论] AXI 总线疑问 494693243 2020-3-4 45479 kingmomo0003 2021-1-28 18:08
[求助] 为啥AXI总线AW地址总是全0?? 新人帖 rv_1101 2020-8-10 23016 kingmomo0003 2021-1-28 17:56
[招聘] FPGA /数字ic 北京一线互联网大厂 Willa.Wei 2021-1-12 42857 Willa.Wei 2021-1-28 14:04
[求助] 关于async FIFO指针同步的理解 vin3ent 2020-7-10 23026 kingmomo0001 2021-1-28 13:38
[讨论] 有简单的几句代码能够填满FPGA资源吗? iyaowu 2021-1-15 33194 flyboy 2021-1-28 10:37
[原创] Python与Zynq的桥梁,米尔PYNQ开发板来了 limubai 2020-3-25 12894 zml125 2021-1-27 15:44
[求助] .vpd文件如何转换成.fsdb的文件 dqwuf2008 2021-1-26 11858 A1985 2021-1-27 09:36
[求助] 请教产品说明书中的这些图像是怎么测出来的 新人帖 人如其名 2021-1-26 22670 人如其名 2021-1-27 09:28
[求助] vcsmx2018 编译fpga库的问题 roc2007 2021-1-26 13357 asic_service 2021-1-27 09:09
[转贴] 解决win10下安装ISE14.7加载license闪退问题 zhangyu321 2021-1-26 16235 demonhunter 2021-1-27 09:00
[招聘] (成都)社招 | 资深数字IC设计工程师 新人帖  ...2 daiyu0913 2020-12-11 137306 daiyu0913 2021-1-26 19:03
[求助] 求助,这样两个寄存器的输出合法吗? lk1210 2020-12-3 42846 couldnothelp 2021-1-26 15:00
[招聘] 数字电路设计工程师/验证 -北京 硕士应届生即可 薪资面议 Willa.Wei 2020-12-14 32471 couldnothelp 2021-1-26 14:48
[求助] 大佬们,oppo芯片部门or海思短距通信 新人帖  ...23 zyf19951019 2020-11-20 2916162 couldnothelp 2021-1-26 14:42
[原创] Aldec 全套软件 请高人提供crack yuelengyueming 2021-1-26 02633 yuelengyueming 2021-1-26 13:52
[求助] vivado中tb有·include导致tb被识别位无module文件 羽蛇神 2021-1-25 34840 羽蛇神 2021-1-25 22:50
[求助] 多精度乘法器 新人帖 guugel 2020-12-3 43654 guugel 2021-1-25 22:08
[求助] 请教:如果设计中有memory,综合时是否一定要设置multicycle呢 新人帖 karyen 2021-1-25 22594 jasper0608 2021-1-25 15:26
[求助] 关于systemverilog package的问题 - [悬赏 50 信元资产] JINNINE 2021-1-22 63309 logue 2021-1-25 13:53
[求助] 关于if-else语句结构的优化 以提高时序性能 come_on_sn 2021-1-24 32375 come_on_sn 2021-1-25 09:59
[求助] logic延迟很小 route延迟很大  ...2 come_on_sn 2021-1-21 105839 come_on_sn 2021-1-23 12:04
[求助] 求组FPGA里的bank具体是个什么意思?我只知道电压不同 - [悬赏 10 信元资产] 箜篌 2011-9-27 920375 ranqi 2021-1-22 22:25
[求助] 栅交叉电何泵,这两种接法,哪种是对的呢 kgdvfhpfss 2021-1-20 52818 kgdvfhpfss 2021-1-22 14:49
[求助] $setuphold 提示error fangwang85 2019-1-22 86783 bysg312 2021-1-22 14:34
[求助] 有大哥有Artix-7的原理图吗 runningpiggy 2021-1-21 12165 ianFYB 2021-1-21 20:33
[求助] 关键路径中逻辑时延占比较小,布线延迟占比较大 come_on_sn 2021-1-14 73344 a12349221 2021-1-21 12:04
[求助] ARM官网上找不到文档提及的相关C++和头文件 新人帖 meacle101 2021-1-20 32312 im.leo 2021-1-21 09:43
[求助] 为啥Emulator不能混用? strug 2010-4-28 33755 542002990 2021-1-21 08:31
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 12:32 , Processed in 0.029239 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块