在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] set_fanout_load与set_max_fanout  ...2 speedUp 2011-5-20 1915907 greatao 2021-1-14 19:10
[求助] 刚接触编写verilog代码,有很多问题。。。希望前辈指教 asylum-seeker 2017-2-7 53128 IC有我心 2021-1-14 16:21
[求助] 求助 PT的一些问题 Prime time 【2013-4-7日更新问题】  ...23 61ping 2012-11-29 2413746 lulanlanily 2021-1-14 14:51
[求助] Xilinx的mmcm时钟问题 新人帖 a620006577 2021-1-13 02445 a620006577 2021-1-13 21:15
[求助] ./configure命令报错 新人帖 Merker 2021-1-13 22230 amodaman 2021-1-13 16:13
[原创] 为了clock gate而添加的组合电路 新人帖 小强mach 2021-1-12 12284 loglong 2021-1-13 16:08
[求助] 求助!如何寻找32位数据中第一个非零的位置 - [悬赏 50 信元资产] JINNINE 2021-1-11 84941 loglong 2021-1-13 14:50
[求助] NC-verilog仿真原理图,inout类型的端口无法写入数据? just_meme 2021-1-12 02466 just_meme 2021-1-12 22:41
[求助] 原理图输入数字电路设计经验,如何规划职业生涯? just_meme 2021-1-9 42842 asic_service 2021-1-12 17:27
[求助] uvm在vcs+verdi中的bebug zhou19891227 2021-1-12 02889 zhou19891227 2021-1-12 17:13
[原创] 继perf-v开发板软核烧录后续 羽无芯 2021-1-12 02528 羽无芯 2021-1-12 15:27
[原创] 假设我要做一个fab的bench,准备叫做fabbench-FE,大家觉得需要什么指标 papertiger 2021-1-11 32664 randolpha 2021-1-12 15:14
[求助] 寻ddr3/4专家 xidianstudent 2020-12-19 83685 hgzhang14 2021-1-12 00:27
[求助] dc operating points 参数定义 RAYN_WANG 2021-1-9 12266 RAYN_WANG 2021-1-11 18:17
[求助] quartus ii 如何综合呢? 王钰 2021-1-11 01864 王钰 2021-1-11 16:48
[求助] 求助:dc综合的时候report_lib出现错误 eda—wdy 2015-8-5 23649 金角大王G 2021-1-11 14:53
[求助] xilinx example as0920 2016-9-17 23126 ayamitek 2021-1-11 12:00
[求助] asic芯片中的走线线宽问题? 被选召的孩子 2021-1-10 32759 papertiger 2021-1-11 11:49
[求助] hdl 代码加密问题 watertree 2021-1-10 12253 A1985 2021-1-11 10:39
[求助] TestBench与预期不符 齐天大圣 2021-1-9 42352 齐天大圣 2021-1-11 10:03
[招聘] [招聘]数字电路设计工程师,本科1年以上,硕士应届 Willa.Wei 2020-12-3 43001 Willa.Wei 2021-1-11 09:35
[求助] [求助] Verilog怎么判断一个数的值落在了一个范围内 新人帖 - [已解决] 守一座空城 2021-1-10 13353 齐天大圣 2021-1-10 16:32
[求助] Verilog代码没太看明白  ...2 come_on_sn 2021-1-6 155652 come_on_sn 2021-1-9 22:53
[原创] 数字系统仿真验证方法 —— 华山论剑 asic_service 2020-12-8 53170 asic_service 2021-1-9 17:20
[求助] 请教Primetime的问题  ...23 edayz 2012-10-12 2224091 金角大王G 2021-1-9 14:18
[求助] 请问如何写pcie的testbench?这一两年在做交换机,驱动更不是fpga工程师写  ...2 zhicc 2013-8-14 1612207 小白小白123 2021-1-8 16:00
[求助] DC综合网表仿真,flip-flop行为不正确 bysg312 2020-12-7 74286 bysg312 2021-1-7 19:43
[求助] quartus 的signaltap的bus display format为什么选不了数据格式 新人帖 mzy1997 2021-1-6 22362 ll_ago 2021-1-7 17:28
[原创] DC lala0313 2021-1-5 22772 七点班车 2021-1-7 12:16
[原创] FPGA读写SATA 盘 scsi 2020-12-6 43104 lans0625 2021-1-7 11:39
[原创] FPGA矿机,比特币 春野雪 2020-12-28 83083 lans0625 2021-1-7 11:38
[求助] VC707时钟模块MMCM的FVCO计算 困惑 come_on_sn 2021-1-2 52883 zzj0329 2021-1-6 19:05
[求助] 谁推荐一个usb3.0 device的IP CORE,用在XILINX的V6 - [悬赏 100 信元资产] qazasdwsx 2015-5-6 85655 bt6767ak 2021-1-6 17:59
[原创] 数字IC DC lala0313 2020-12-31 33239 cikulangsat 2021-1-6 12:53
[求助] adpll中的最基本延迟链TDC是用Verilog实现的吗, 阿斯siur 2021-1-6 02565 阿斯siur 2021-1-6 11:18
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-8 00:00 , Processed in 0.039072 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块