EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 149 150 151 152153154 155 156 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] wsl下vcs运行的问题	Feverdream 2020-5-10	13054	KGback 2021-1-3 10:20
[求助] 同步时钟和异步时钟 ...2	单行路 2017-7-27	1526531	摸摸肉肉 2021-1-1 02:53
[求助] synplify里如何禁用dsp48	zzj0329 2020-12-31	12976	zzj0329 2020-12-31 20:56
[讨论] get_cells -filter通配符问题	河源皮 2017-10-20	116557	schuang2364 2020-12-31 17:24
[原创] Pyrope，强大的HDL，支持live流程	要你命3000 2020-12-30	23235	sunfire 2020-12-31 17:23
[求助] 怎么查看某个模块是否发生了冒险呢？	come_on_sn 2020-12-31	01740	come_on_sn 2020-12-31 17:18
[原创] vcs	lala0313 2020-12-27	42888	lala0313 2020-12-31 16:05
[求助] verilog设计中赋值语句的问题，求指教！ - [悬赏 30 信元资产]	JINNINE 2020-12-29	73343	JINNINE 2020-12-31 15:12
[求助] 新人求助这个运放相位裕度为多少	liuchonghui666 2020-12-30	22485	ll_9_iu_0 2020-12-31 10:48
[讨论] 设计了一款IP核要卖给其他公司，交付时，如何加密封装？	IC菜鸟无敌 2020-12-25	74141	胖大海1991 2020-12-30 21:51
[求助] 请问coretools的license如何生成及安装方法	dqwuf2008 2020-12-30	23379	dqwuf2008 2020-12-30 17:05
[求助] xilinx k7T325配置数据问题	wangjun403 2020-11-18	94820	zzj0329 2020-12-30 14:39
[求助] VCS和matlab联合仿真求助	flyket 2020-12-28	22725	wxqy_anita 2020-12-30 09:59
[求助] axi协议incr地址公式，求指教！！！ - [悬赏 30 信元资产]	JINNINE 2020-12-28	53688	JINNINE 2020-12-29 14:03
[求助] ISE 定时仿真有结果，但是post-translate输出一直为0	come_on_sn 2020-12-29	11849	come_on_sn 2020-12-29 09:35
[求助] 请问dc综合后如何基于每个模块的clock gating报告。 report_clock_gating命令显示的好像只有总的	classfor 2020-12-28	04069	classfor 2020-12-28 17:35
[求助] ISE联合modelsim进行后仿	come_on_sn 2020-12-25	52203	come_on_sn 2020-12-28 17:18
[求助] Quartus prime Assembler报错的原因	kikazzx 2020-12-28	02708	kikazzx 2020-12-28 15:28
[讨论] 组合逻辑有没有必要复位？	linghuqiubai 2015-1-16	75336	dreamfly123123 2020-12-28 14:24
[求助] FPGA上实现的MCU连接jlink失败，能识别ID，但连接失败	mysoul 2020-12-9	53235	daxueliujisheng 2020-12-28 13:46
[求助] XILINX MIG(DDR3) IP的AXI接口与APP接口的区别以及优缺点对比	bysg312 2020-12-27	45327	dqwuf2008 2020-12-28 11:11
[求助] 求助VCS仿真提示/bin/sh: 0: Illegal option -h的问题	luoch28 2020-11-17	54281	花岗小岩 2020-12-26 17:39
[求助] ISE联合modelsim开发遇到一个神奇的现象	come_on_sn 2020-12-25	52282	come_on_sn 2020-12-26 10:01
[求助] ncverilog仿真出现错误	小white 2019-2-28	58155	luosuhua2008 2020-12-25 12:16
[讨论] LFSR一个时钟周期想跳转32个状态，怎样的实现方式既节约资源，速度又快？ ...2	半人小马 2016-9-25	108298	田宗艳 2020-12-25 11:22
[求助] 求助综合中2个group合并的问题	goaheadxxt 2020-12-24	22560	goaheadxxt 2020-12-25 09:21
[求助] 数字设计有没有修补的算法之类的	lk1210 2020-12-24	12356	courageheart 2020-12-25 09:17
[求助] quartus II综合gtech网表问题	mysoul 2020-12-23	32969	mysoul 2020-12-24 16:53
[讨论] verilog取平均數	lewispoiuy 2020-12-23	54954	l13787908861 2020-12-24 11:16
[资料] 8051定时器二代码分享	萌萌哒章鱼 2016-7-25	64285	ibubapa 2020-12-24 10:39
[求助] 【求】dvt_eclipse license	iknowzxc 2020-11-16	32722	gengyunzhi 2020-12-24 09:38
[求助] 包含DSP48的关键路径优化	come_on_sn 2020-12-22	72350	come_on_sn 2020-12-24 09:36
[求助] 对clock mux的STA分析 ...2	Gary.wang 2012-9-21	1414729	sdustyj 2020-12-24 09:20
[求助] 时钟网络和复位网络结构分析	13129969857 2020-12-23	02365	13129969857 2020-12-23 17:41
[原创] 调用vivado ILA 核如何查看更长时间的仿真（默认只有1024个采样）	lsfzlj 2016-1-14	77643	wll_123_hi 2020-12-23 16:16

1 ... 149 150 151 152153154 155 156 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 7

快速发帖

浏览过的版块

站长推荐 /1