在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 关于综合库,后仿库,还有验证库的区别? liheng369 2016-8-19 22715 shaozhen 2020-12-1 16:55
[原创] 哪位大侠能提供Active-HDL 10.2 Riviera-Pro 2015.2 Crack  ...2 yuelengyueming 2015-6-4 1010533 1NAFAR 2020-12-1 15:08
[求助] DC时序约束求教 zqszjmzy 2012-6-20 44558 mar 2020-12-1 09:55
[求助] DC约束问题(菜鸟)  ...2 追天鹅的青蛙 2010-7-25 1710862 mar 2020-12-1 09:53
[求助] 求8b/10b解码程序 dqwuf2008 2020-11-30 21993 dqwuf2008 2020-12-1 08:23
[求助] 各位大神,有没有数字电路的群拉我一下,非常感谢 alex_fd12 2020-9-22 32087 asic_service 2020-12-1 05:43
[求助] ISE综合出来的RTL电路图有点疑惑,是不是自己那里弄错了? 新人帖 attach_img QIAMKING 2020-11-30 12451 asic_service 2020-12-1 04:43
[求助] RTC时钟不准 geming21 2010-8-24 46134 愤斗的香蕉 2020-12-1 00:30
[求助] ldpc 编码设计 sss08_leon 2013-12-9 55694 huatiantian 2020-11-30 22:18
[求助] 关于axi总线中插入组合逻辑的影响 rv_1101 2020-11-26 72481 dqwuf2008 2020-11-30 16:51
[求助] serdes里面的CDR是模拟的吧? dqwuf2008 2020-11-30 11865 A1985 2020-11-30 16:02
[讨论] FPGA内部硬件资源的书籍或资料 peterlin2010 2020-11-15 42487 MighTyzzzz 2020-11-30 15:43
[求助] 求助AD/DA相关问题 feifan1996 2020-11-30 02037 feifan1996 2020-11-30 15:23
[原创] 数字IC前端设计/FPGA设计必备“常识” yangyuf 2020-11-17 32519 asic_service 2020-11-30 14:52
[讨论] 在Audio DAC 芯片中数字部分主要包含几部分? attach_img 同言同语 2020-11-27 22064 同言同语 2020-11-30 14:02
[转贴] Verilog 模块调用端口的连接规则(转载,侵删) WZY970213 2020-11-27 22267 WZY970213 2020-11-30 09:03
[求助] 大佬们,华为CBG终端芯片业务部数字IC岗怎么样呀 新人帖 swsr123 2020-11-27 11968 swsr123 2020-11-28 21:33
[求助] 关于状态机中的计数器问题 新人帖 attach_img Kindom 2020-11-26 52919 370412077 2020-11-28 21:32
[原创] 关于sram的讨论  ...2 alanzheng1978 2010-5-28 158719 袁野1990 2020-11-28 21:20
[求助] 求版上大佬推荐个入门PCIe的经典资料,谢谢! leine 2020-11-27 01900 leine 2020-11-27 21:31
[转贴] Setup time 和Hold time计算 新人帖 忆左冀飞 2019-9-10 25938 蒹葭苍苍 2020-11-27 15:09
[讨论] modelsim仿真时出现了一个莫名的错误  ...2 xiangeryong333 2011-8-10 118650 bolilili 2020-11-26 23:23
[求助] Verilog中,如何检测 仿真值 和 期望值 ?  ...2 wupingee 2020-11-17 165100 wupingee 2020-11-26 16:25
[求助] 求合作,FPGA实现直流无刷电机控制 jinjing1th 2020-11-21 12247 jinjing1th 2020-11-26 16:05
[求助] 【硕士毕业选题】基于 Risc-v的微处理器实现 or ADPLL两个方向? 新人帖 13411291025 2020-11-16 52436 13411291025 2020-11-26 15:12
悬赏 [求助] 求助!关于深度为4的buffer设计问题 - [悬赏 96 信元资产] JINNINE 2020-11-24 83452 JINNINE 2020-11-26 14:26
[求助] 可综合systemverilog 思慕悟言 2020-11-24 32567 puxiancheng 2020-11-26 13:36
[求助] cadence 跑 verilog simulation ybhand0703 2017-10-27 26183 wushangkeji 2020-11-26 11:33
[求助] ise调用synplify??  ...2 chanon 2011-3-14 1213524 jihuang0212 2020-11-26 10:14
[求助] lic 快过期了,怎么解决  ...2 xiaocheng12345 2019-12-24 107226 RotaryEngine 2020-11-25 19:04
悬赏 [求助] AXI协议:收发数据顺序不同怎样解决? 新人帖 - [悬赏 300 信元资产] attach_img JINNINE 2020-11-19 84095 JINNINE 2020-11-25 16:14
[求助] SPI中数据tx/rx是否可以同时传输? danzaibin001 2017-6-16 86980 ll_ago 2020-11-25 11:25
[求助] Delta-Sigma ADC调制器系统级模型系数计算过程遇到问题,scaleABCD函数提示报错。 levintt 2020-6-16 33580 waixq7 2020-11-24 23:38
[原创] pcie pcs接口设计的注意哪些方面  ...2 asicyang 2013-8-10 1710964 dqwuf2008 2020-11-24 16:06
请问怎么能有效的消除glitch?  ...234 greatrebel 2003-10-29 3642622 豪杰大侠 2020-11-24 15:01
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 20:49 , Processed in 0.026246 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块