在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] VIVADO生成的仿真网表中的原语好奇怪 367度 2021-3-30 12520 A1985 2021-3-30 10:33
[原创] reg 变量 wire变量 always敏感变量不全 天天PDF 2011-7-13 85666 Hope801 2021-3-29 20:28
[原创] AHB,APB  ...23 中科张宇 2013-7-23 2213811 Maccurry 2021-3-29 16:59
[求助] 请大家帮忙看一下AHB中的这两根信号分别是什么? 周志鹏 2021-3-29 62545 asic_service 2021-3-29 16:13
[求助] 急求,如何用vivado综合之前的Xilinx RAMB4_S8? 新人帖 hines 2021-3-29 12015 hines 2021-3-29 10:53
[招聘] 【招聘】上市公司-SoC系统设计主管-成都 Willa.Wei 2021-3-29 01464 Willa.Wei 2021-3-29 09:55
[求助] ISE后仿问题 zerowll 2021-3-25 22603 zerowll 2021-3-28 19:18
[求助] irun无法调用fsdbDump函数 ChenshJoy 2021-3-27 22639 ChenshJoy 2021-3-28 10:32
[讨论] 关于Xilinx Virtex-5!关于eMMC5.0!  ...2 baowenhit 2015-1-28 1211968 cracker 2021-3-26 23:41
[求助] 新手求教:emmc5.1 速率问题? digital_ic_d 2016-12-22 68251 cracker 2021-3-26 23:37
[求助] 求 vManager cdns_sim.flt (已解決) tom0626 2021-3-26 02829 tom0626 2021-3-26 17:51
[求助] 为什么设计中多为上升沿采样?  ...2 周志鹏 2021-3-22 178450 loglong 2021-3-26 16:12
[求助] 研二科班生,白菜价求个中短期IC设计日常实习 新人帖 羽黑黑 2021-3-26 32725 asic_service 2021-3-26 14:34
[活动] FPGA线上技术研讨会(免费):VIVADO专场!名额有限! jackzhang 2021-3-26 043851 jackzhang 2021-3-26 13:11
[原创] 浅析Verilog阻塞赋值与非阻塞赋值的区别 catannie 2021-3-26 03162 catannie 2021-3-26 10:39
[求助] 关于跨时钟域 chang75161 2016-9-5 55040 yex 2021-3-26 10:15
[求助] synplify 如何查看 综合的top下面子模块所占的资源大小? hongfeng575 2015-9-23 13150 jackhb007 2021-3-26 08:53
[求助] FIFO里面的ram能用memory compile生成的吗? dqwuf2008 2021-3-23 42347 SimonZhamg 2021-3-25 20:18
[求助] 跪求vivado的IEEE1735 v2 encryption license buzhou2006 2021-3-25 02998 buzhou2006 2021-3-25 13:38
[求助] task使用报错 Jeason_drc 2021-3-24 12668 A1985 2021-3-25 09:37
[求助] 求助关于NangateOpenCellLibrary库的综合  ...2 whitelie.wen 2010-10-21 1216138 besttian 2021-3-24 10:38
[原创] 32位浮点加减乘除ALU单元  ...234 enjoylife2017 2015-9-14 3316835 Byte2020SOC 2021-3-24 09:30
mos管的D和S能不能互换  ...2 zlqiduan 2008-7-26 1411055 小小黑 2021-3-24 09:04
[原创] 明德扬视频分享点拨FPGA课程--第二十一章  矩阵键盘工程 mdykj33 2015-11-9 62534 raojp 2021-3-23 21:17
[原创] FPGA入门心得 FPGA-WUHAN 2016-1-2 98882 _Chance_Zhang 2021-3-23 21:07
[求助] Verdi 怎么改字体大小 新人帖 lygwzy 2020-6-7 34947 鑫大星 2021-3-23 15:04
[求助] vcs仿真是不是不写testbench就不能仿真 新人帖 不会吧不会吧 2021-3-21 42822 不会吧不会吧 2021-3-23 10:28
[求助] 请问布局布线阶段的产生的 track 具体是干什么的 ttxs2009 2016-10-4 914315 蒋蒋天下 2021-3-22 19:40
[原创] 2020的转变:从Verilog到SpinalHDL 新人帖 NSSC_feng 2021-1-4 43540 sky_CMOS 2021-3-22 16:10
[求助] 如何在vcs的DVE里面显示出delta cycle? hoho0ohoh 2014-12-18 25333 weizqsocool 2021-3-22 15:35
[求助] Vivado异常报错 新人帖 黑桃ACE 2021-3-20 02206 黑桃ACE 2021-3-20 22:58
[求助] 变频寄存器 约束问题 新人帖 fate_szs 2021-3-19 42520 黑桃ACE 2021-3-20 22:47
[讨论] 请问AMBA协议中经常提到的buffer具体是指什么 leine 2021-3-19 12719 asic_service 2021-3-19 22:15
[求助] SDRAM自动刷新的疑问 zpalwaysyoung 2021-3-10 32586 zpalwaysyoung 2021-3-19 16:19
[求助] Flash存储器控制逻辑 AlexaGreen 2021-3-9 22295 Maccurry 2021-3-19 14:19
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-22 14:31 , Processed in 0.028855 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块