数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 145 146 147 148149150 151 152 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 时钟占空比	fangwang85 2020-4-17	31917	杰克淡定 2021-5-6 14:55
[求助] verilog-mode在顶层实例化的时候，顶层模块如何给自动实例化的parameter赋值	荆棘鸟OO 2021-3-17	62662	mysoul 2021-5-6 14:49
[求助] quartus中Qsys系统仿真，generate问题	被选召的孩子 2021-5-6	01375	被选召的孩子 2021-5-6 12:44
[求助] 关于从AD采样出来的数据存入SDRAM的问题	always2 2021-4-27	71763	always2 2021-5-6 08:47
[求助] verdi 的license过期了，该如何解决啊？	dqwuf2008 2021-5-5	01299	dqwuf2008 2021-5-5 20:02
[求助] 多时钟周期设计问题	xbllzf 2021-4-29	11739	2459141589 2021-5-5 15:39
[求助] Quartus 工具对casez（sel）语句，当sel大于32bit时，会爆出warning，怎么解决？ - [悬赏 5 信元资产]	max_1234 2021-4-23	52168	zzj0329 2021-5-4 19:05
[求助] vivado ila ip核使用问题请教	IC.Michael 2018-9-18	96240	jackhb007 2021-5-4 12:41
[求助] DC跑不完	qgc123456 2021-4-28	71464	qgc123456 2021-5-3 18:44
[原创] 无奈	王钰 2021-5-3	02244	王钰 2021-5-3 11:30
[求助] DesignWare IP 安装时的Project ID	leduc 2012-7-30	611388	watertree 2021-5-3 08:35
[原创] candence 和modelsim的环境变量名相同，怎么改，急切 ...2	yimiqiba 2010-3-30	1612584	YQ_SEU 2021-5-2 15:12
[原创] ZYNQ70107020核心板开发板下载器	yuanguangyi 2019-11-8	32904	张文奎 2021-5-2 14:20
[求助] 请教一个lint警告：three-state bus 'x' has non three-state driver 'x/Q'. (LINT-34)	althars 2021-4-30	22722	zzj0329 2021-5-2 12:00
[求助] 有人在ubantu18.4 上成功安装过vcs2018吗?	xhd_233 2021-4-7	31522	yyd32830 2021-4-30 20:45
[求助] Quartus中使用$readmemh初始化memory	被选召的孩子 2021-4-30	21875	被选召的孩子 2021-4-30 20:12
[求助] 怎么推算出来CRC计算的并行算法 ...2 3 4 5 6..8	mosou 2010-6-27	7230738	ssexpo1046 2021-4-30 16:55
[求助] 求助，关于源同步接口的时序约束的问题	老范啊 2021-4-30	12117	老范啊 2021-4-30 16:33
[求助] 怎样从makefile向tcl传递参数	daneast 2021-4-22	43049	ygx0225 2021-4-30 14:28
[讨论] 关于full/parallel_case以及unique/priority case使用	IC.Michael 2020-9-9	22877	yaha79479 2021-4-30 13:16
[求助] 一个令人费解的现象：芯片级的Timing和模块级的Timing报告差别非常大，求原因！！	liaosimon 2021-4-29	11806	iamno11 2021-4-30 11:13
[求助] 一个关于Register file的问题	xbllzf 2021-4-28	51934	tezhong 2021-4-29 17:07
[求助] generate clock	fangwang85 2020-6-18	13073	maoqiu 2021-4-29 11:28
[求助] VHDL语法求助 - [悬赏 10 信元资产]	misrig001 2021-4-27	33070	anpengfei 2021-4-29 11:19
[求助] standard cell library选取问题?	xbllzf 2021-4-3	12481	maoqiu 2021-4-29 11:05
[原创] synopsys IP整合过程中的若干问题 ...2 3	forestimber 2012-12-18	2121605	nasirkhanpak25 2021-4-29 04:22
[求助] 关于滤波器的设计书籍推荐 ...2 3	YoungZ1 2012-10-19	2624483	szdgsz 2021-4-28 19:35
求Synopsys的PCI的DesignWare	xlu 2004-8-9	95196	dqwuf2008 2021-4-28 16:44
[求助] lib文件中cell属性dont_touch和dont_use	河源皮 2017-12-5	27544	klim1024 2021-4-27 17:03
[求助] 关于DC 层次化设计综合的问题	peacepark 2020-11-5	44570	chentb1990 2021-4-27 10:58
[求助] 异步复位信号，修timing的意义是什么？	wupingee 2021-4-27	22347	wupingee 2021-4-27 10:41
[求助] 请教一下CIC滤波器的阶数	刺猬精灵 2016-8-29	24632	jr3749352123 2021-4-26 15:43
[原创] NVMe raid0	xianuser 2020-10-26	12547	xianuser 2021-4-26 08:44
[求助] design compiler读入文件后出现警告，求助	huobaihua 2010-4-30	85077	7OD 2021-4-25 18:58
[求助] ESD电路	xgy333777 2021-4-14	24407	colinh 2021-4-25 18:46

1 ... 145 146 147 148149150 151 152 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2