数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 24 |主题: 31075|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 145 146 147 148149150 151 152 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 调整design goals and strategies为timing performance MAP报error	come_on_sn 2021-1-16	01782	come_on_sn 2021-1-16 07:46
[求助] vivado生成DDR3 IP核时Multy-Controller的问题	liubendan 2021-1-15	01875	liubendan 2021-1-15 16:50
[求助] 请教在多电压域串联供电下，两个芯片间双向通讯的电路如何设计呢？	althars 2021-1-15	02316	althars 2021-1-15 13:49
[求助] 一个统计8位输入字中1的个数的verilog问题	chang75161 2015-5-28	712933	come_on_sn 2021-1-15 09:20
[求助] set_fanout_load与set_max_fanout ...2	speedUp 2011-5-20	1915135	greatao 2021-1-14 19:10
[求助] 刚接触编写verilog代码，有很多问题。。。希望前辈指教	asylum-seeker 2017-2-7	52954	IC有我心 2021-1-14 16:21
[求助] 求助 PT的一些问题 Prime time 【2013-4-7日更新问题】 ...2 3	61ping 2012-11-29	2413056	lulanlanily 2021-1-14 14:51
[求助] Xilinx的mmcm时钟问题	a620006577 2021-1-13	02286	a620006577 2021-1-13 21:15
[求助] ./configure命令报错	Merker 2021-1-13	22093	amodaman 2021-1-13 16:13
[原创] 为了clock gate而添加的组合电路	小强mach 2021-1-12	12116	loglong 2021-1-13 16:08
[求助] 求助！如何寻找32位数据中第一个非零的位置 - [悬赏 50 信元资产]	JINNINE 2021-1-11	84623	loglong 2021-1-13 14:50
[求助] NC-verilog仿真原理图，inout类型的端口无法写入数据？	just_meme 2021-1-12	02265	just_meme 2021-1-12 22:41
[求助] 原理图输入数字电路设计经验，如何规划职业生涯？	just_meme 2021-1-9	42677	asic_service 2021-1-12 17:27
[求助] uvm在vcs+verdi中的bebug	zhou19891227 2021-1-12	02653	zhou19891227 2021-1-12 17:13
[原创] 继perf-v开发板软核烧录后续	羽无芯 2021-1-12	02306	羽无芯 2021-1-12 15:27
[原创] 假设我要做一个fab的bench，准备叫做fabbench-FE，大家觉得需要什么指标	papertiger 2021-1-11	32483	randolpha 2021-1-12 15:14
[求助] 寻ddr3/4专家	xidianstudent 2020-12-19	83483	hgzhang14 2021-1-12 00:27
[求助] dc operating points 参数定义	RAYN_WANG 2021-1-9	12156	RAYN_WANG 2021-1-11 18:17
[求助] quartus ii 如何综合呢？	王钰 2021-1-11	01659	王钰 2021-1-11 16:48
[求助] 求助：dc综合的时候report_lib出现错误	eda—wdy 2015-8-5	23422	金角大王G 2021-1-11 14:53
[求助] xilinx example	as0920 2016-9-17	22971	ayamitek 2021-1-11 12:00
[求助] asic芯片中的走线线宽问题？	被选召的孩子 2021-1-10	32576	papertiger 2021-1-11 11:49
[求助] hdl 代码加密问题	watertree 2021-1-10	12122	A1985 2021-1-11 10:39
[求助] TestBench与预期不符	齐天大圣 2021-1-9	42171	齐天大圣 2021-1-11 10:03
[招聘] [招聘]数字电路设计工程师，本科1年以上，硕士应届	Willa.Wei 2020-12-3	42792	Willa.Wei 2021-1-11 09:35
[求助] [求助] Verilog怎么判断一个数的值落在了一个范围内 - [已解决]	守一座空城 2021-1-10	13075	齐天大圣 2021-1-10 16:32
[求助] Verilog代码没太看明白 ...2	come_on_sn 2021-1-6	155290	come_on_sn 2021-1-9 22:53
[原创] 数字系统仿真验证方法 —— 华山论剑	asic_service 2020-12-8	52967	asic_service 2021-1-9 17:20
[求助] 请教Primetime的问题 ...2 3	edayz 2012-10-12	2223355	金角大王G 2021-1-9 14:18
[求助] 请问如何写pcie的testbench？这一两年在做交换机，驱动更不是fpga工程师写 ...2	zhicc 2013-8-14	1611823	小白小白123 2021-1-8 16:00
[求助] DC综合网表仿真，flip-flop行为不正确	bysg312 2020-12-7	74081	bysg312 2021-1-7 19:43
[求助] quartus 的signaltap的bus display format为什么选不了数据格式	mzy1997 2021-1-6	22203	ll_ago 2021-1-7 17:28
[原创] DC	lala0313 2021-1-5	22622	七点班车 2021-1-7 12:16
[原创] FPGA读写SATA 盘	scsi 2020-12-6	42891	lans0625 2021-1-7 11:39
[原创] FPGA矿机，比特币	春野雪 2020-12-28	82843	lans0625 2021-1-7 11:38

1 ... 145 146 147 148149150 151 152 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 24 |主题: 31075|排名: 8

快速发帖

浏览过的版块

站长推荐 /1