数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 145 146 147 148149150 151 152 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] ARMv7 指令集手册 ISA	尐翟 2019-11-3	44129	zjmcc 2021-3-31 19:59
[资料] Real Analog Solutions for Digital Designers_Mixed_signal_PSpice ...2	navis13 2012-11-5	157709	zjmcc 2021-3-31 19:51
[资料] Verilog黄金指南中文版 ...2	lgp510775906 2020-3-30	126870	zjmcc 2021-3-31 19:40
[求助] 瞬态噪声仿真	ICpeople 2021-3-31	02240	ICpeople 2021-3-31 15:44
[求助] dc 综合的时候不插入isolation cell和level shift。	kk2009 2016-7-20	46370	494693243 2021-3-31 15:26
[求助] VHDL程序中乘法结果为小数	come_on_sn 2021-3-30	22259	come_on_sn 2021-3-30 21:05
[求助] VIVADO生成的仿真网表中的原语好奇怪	367度 2021-3-30	12498	A1985 2021-3-30 10:33
[原创] reg 变量 wire变量 always敏感变量不全	天天PDF 2011-7-13	85601	Hope801 2021-3-29 20:28
[原创] AHB,APB ...2 3	中科张宇 2013-7-23	2213555	Maccurry 2021-3-29 16:59
[求助] 请大家帮忙看一下AHB中的这两根信号分别是什么？	周志鹏 2021-3-29	62497	asic_service 2021-3-29 16:13
[求助] 急求，如何用vivado综合之前的Xilinx RAMB4_S8？	hines 2021-3-29	11997	hines 2021-3-29 10:53
[招聘] 【招聘】上市公司-SoC系统设计主管-成都	Willa.Wei 2021-3-29	01443	Willa.Wei 2021-3-29 09:55
[求助] ISE后仿问题	zerowll 2021-3-25	22538	zerowll 2021-3-28 19:18
[求助] irun无法调用fsdbDump函数	ChenshJoy 2021-3-27	22585	ChenshJoy 2021-3-28 10:32
[讨论] 关于Xilinx Virtex-5！关于eMMC5.0！ ...2	baowenhit 2015-1-28	1211746	cracker 2021-3-26 23:41
[求助] 新手求教：emmc5.1 速率问题？	digital_ic_d 2016-12-22	68109	cracker 2021-3-26 23:37
[求助] 求 vManager cdns_sim.flt (已解決)	tom0626 2021-3-26	02771	tom0626 2021-3-26 17:51
[求助] 为什么设计中多为上升沿采样？ ...2	周志鹏 2021-3-22	178312	loglong 2021-3-26 16:12
[求助] 研二科班生，白菜价求个中短期IC设计日常实习	羽黑黑 2021-3-26	32648	asic_service 2021-3-26 14:34
[活动] FPGA线上技术研讨会（免费）：VIVADO专场！名额有限！	jackzhang 2021-3-26	043812	jackzhang 2021-3-26 13:11
[原创] 浅析Verilog阻塞赋值与非阻塞赋值的区别	catannie 2021-3-26	03087	catannie 2021-3-26 10:39
[求助] 关于跨时钟域	chang75161 2016-9-5	54939	yex 2021-3-26 10:15
[求助] synplify 如何查看综合的top下面子模块所占的资源大小?	hongfeng575 2015-9-23	13100	jackhb007 2021-3-26 08:53
[求助] FIFO里面的ram能用memory compile生成的吗？	dqwuf2008 2021-3-23	42266	SimonZhamg 2021-3-25 20:18
[求助] 跪求vivado的IEEE1735 v2 encryption license	buzhou2006 2021-3-25	02962	buzhou2006 2021-3-25 13:38
[求助] task使用报错	Jeason_drc 2021-3-24	12592	A1985 2021-3-25 09:37
[求助] 求助关于NangateOpenCellLibrary库的综合 ...2	whitelie.wen 2010-10-21	1215954	besttian 2021-3-24 10:38
[原创] 32位浮点加减乘除ALU单元 ...2 3 4	enjoylife2017 2015-9-14	3316507	Byte2020SOC 2021-3-24 09:30
mos管的D和S能不能互换 ...2	zlqiduan 2008-7-26	1410888	小小黑 2021-3-24 09:04
[原创] 明德扬视频分享点拨FPGA课程--第二十一章矩阵键盘工程	mdykj33 2015-11-9	62484	raojp 2021-3-23 21:17
[原创] FPGA入门心得	FPGA-WUHAN 2016-1-2	98601	_Chance_Zhang 2021-3-23 21:07
[求助] Verdi 怎么改字体大小	lygwzy 2020-6-7	34869	鑫大星 2021-3-23 15:04
[求助] vcs仿真是不是不写testbench就不能仿真	不会吧不会吧 2021-3-21	42737	不会吧不会吧 2021-3-23 10:28
[求助] 请问布局布线阶段的产生的 track 具体是干什么的	ttxs2009 2016-10-4	914019	蒋蒋天下 2021-3-22 19:40
[原创] 2020的转变：从Verilog到SpinalHDL	NSSC_feng 2021-1-4	43463	sky_CMOS 2021-3-22 16:10

1 ... 145 146 147 148149150 151 152 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2