EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 145 146 147 148149150 151 152 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] VLSI设计	韩一飞 2021-3-13	32650	ipex 2021-3-16 16:30
[求助] SPI协议中双向移位寄存器有没有读空,写满的标志呢？如果有的话是什么呢？没有的话，we... - [悬赏 2 信元资产]	小小情绪 2021-3-13	22700	ffq513 2021-3-16 15:52
[资料] 夏闻宇Verilog教学视频	bandaotihezi 2021-3-11	12731	bandaotihezi 2021-3-16 14:22
[求助] 关于双FF间保持时间的疑惑	被选召的孩子 2021-3-14	42313	被选召的孩子 2021-3-15 09:35
[求助] SPI协议中双向移位寄存器有没有读空,写满的标志呢？	小小情绪 2021-3-13	11663	atuhappy 2021-3-13 15:46
[求助] 多路复用器的控制是静态的是什么意思？	812304641 2021-3-13	22247	812304641 2021-3-13 15:45
[求助] SPI协议问题	小小情绪 2021-3-11	52700	小小情绪 2021-3-12 23:17
[转贴] 杂谈：跨时钟域(CDC) - 如何让信息可预测	fiser 2021-3-12	02918	fiser 2021-3-12 11:44
[求助] 多输入逻辑门	AlexaGreen 2021-3-10	23884	ICS 2021-3-12 10:01
[求助] 关于DC和ICC线网延迟计算模型问题	crazyhah 2021-3-11	42242	crazyhah 2021-3-12 09:57
[求助] Spdif 传输速率以及音频数据传输带宽	zhenzhenhua 2021-3-11	01892	zhenzhenhua 2021-3-11 17:59
[求助] 有将C++算法转化为Verllog代码经验的高手请进 ...2 3	psd0208 2011-8-29	2117116	lewispoiuy 2021-3-11 14:02
[求助] 用88E1111实现千兆以太网和SFP通信的问题	zhubaojun 2011-8-18	921916	zfcswd 2021-3-11 11:39
[讨论] SDRAM和DDR2控制器编写 ...2 3 4	cpagm@qq.com 2015-7-9	3217322	lyflying 2021-3-11 10:41
[求助] 求助：如何用FPGA来验证AFC（自动频率控制） ...2	yic2000 2012-6-25	105565	S10062140358 2021-3-11 10:16
[求助] Design Compiler 到IC Compiler 流程問題 ...2	leesg 2010-6-21	1710308	zhwps 2021-3-11 09:39
[求助] 请问SV中实例化后面（.*）是什么意思	xiaocanjia 2021-3-8	22253	my2817 2021-3-11 09:34
[求助] 关于FPGA中高速DAC和DDS的问题	feiyuzhuxian 2016-10-26	45002	黑桃ACE 2021-3-10 21:41
[求助] 门控时钟能实现占空比为50%的8分频吗？	dqwuf2008 2021-3-10	01922	dqwuf2008 2021-3-10 16:15
[讨论] vivado传参	hitten 2021-3-8	64188	hitten 2021-3-10 09:37
[求助] synopsys coreConsultant 使用讨论	xjmillie 2013-7-18	512140	pollaris 2021-3-10 09:22
[解决] 参数化的位宽	user123random 2018-3-9	43510	shu_hlq 2021-3-10 01:47
[求助] 游标卡尺型TDC的延迟理论上不是能做的很小吗？什么限制了精度	阿斯siur 2021-3-9	02105	阿斯siur 2021-3-9 15:05
[求助] 怎样快速看懂一个较大的verilog模块代码 ...2 3	fjmwu 2012-8-20	2316316	兵熊熊一窝 2021-3-8 17:59
[求助] input_delay和ouput_delay在顶层有pad的情形下如何设置	zhang113 2021-3-3	42344	zhang113 2021-3-6 12:09
[原创] BUFG的驱动能力	谁枫而飘 2021-3-5	03499	谁枫而飘 2021-3-5 22:36
[求助] 关于奇数分频电路的毛刺问题 ...2 3	songzijian87 2012-10-8	2616748	rvisk 2021-3-5 17:54
[求助] ISE中 ILA IP核增加观测信号后，时序不符合要求	come_on_sn 2021-3-5	01840	come_on_sn 2021-3-5 09:14
[求助] altera的quartusII中在进行时钟约束的时候set_clock_groups选择asynchronous或者exclusive是不是都一样	851018986 2021-3-3	12158	gaurson 2021-3-4 19:29
[原创] 芯片降压后的未解之谜：hold的罪过吗？	lichangyun 2021-3-3	63660	lichangyun 2021-3-4 16:07
[原创] 请问有没有关于比特币矿机的硬件设计降低功耗的文件跟软件调试知识教程	谢谢你我的哥 2020-3-31	32663	zzj0329 2021-3-4 13:04
[原创] Verilog基本电路设计之四（去抖滤波）精华3 ...2 3 4	杰克淡定 2016-6-20	3534896	jfeta 2021-3-4 08:27
[原创] 跑前仿真报错	bhd740 2018-2-3	78678	tanghaihua 2021-3-3 17:54
[求助] 数字IC设计，状态机用的多吗	lk1210 2021-3-2	62771	SophiaCheng 2021-3-3 15:15
[求助] leakage power的问题	bingw0105 2021-3-2	02115	bingw0105 2021-3-2 19:00

1 ... 145 146 147 148149150 151 152 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

快速发帖

浏览过的版块

站长推荐 /1