EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 144 145 146 147148149 150 151 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 有将C++算法转化为Verllog代码经验的高手请进 ...2 3	psd0208 2011-8-29	2116852	lewispoiuy 2021-3-11 14:02
[求助] 用88E1111实现千兆以太网和SFP通信的问题	zhubaojun 2011-8-18	921835	zfcswd 2021-3-11 11:39
[讨论] SDRAM和DDR2控制器编写 ...2 3 4	cpagm@qq.com 2015-7-9	3216970	lyflying 2021-3-11 10:41
[求助] 求助：如何用FPGA来验证AFC（自动频率控制） ...2	yic2000 2012-6-25	105427	S10062140358 2021-3-11 10:16
[求助] Design Compiler 到IC Compiler 流程問題 ...2	leesg 2010-6-21	1710166	zhwps 2021-3-11 09:39
[求助] 请问SV中实例化后面（.*）是什么意思	xiaocanjia 2021-3-8	22170	my2817 2021-3-11 09:34
[求助] 关于FPGA中高速DAC和DDS的问题	feiyuzhuxian 2016-10-26	44901	黑桃ACE 2021-3-10 21:41
[求助] 门控时钟能实现占空比为50%的8分频吗？	dqwuf2008 2021-3-10	01886	dqwuf2008 2021-3-10 16:15
[讨论] vivado传参	hitten 2021-3-8	64080	hitten 2021-3-10 09:37
[求助] synopsys coreConsultant 使用讨论	xjmillie 2013-7-18	512046	pollaris 2021-3-10 09:22
[解决] 参数化的位宽	user123random 2018-3-9	43440	shu_hlq 2021-3-10 01:47
[求助] 游标卡尺型TDC的延迟理论上不是能做的很小吗？什么限制了精度	阿斯siur 2021-3-9	02056	阿斯siur 2021-3-9 15:05
[求助] 怎样快速看懂一个较大的verilog模块代码 ...2 3	fjmwu 2012-8-20	2315945	兵熊熊一窝 2021-3-8 17:59
[求助] input_delay和ouput_delay在顶层有pad的情形下如何设置	zhang113 2021-3-3	42245	zhang113 2021-3-6 12:09
[原创] BUFG的驱动能力	谁枫而飘 2021-3-5	03416	谁枫而飘 2021-3-5 22:36
[求助] 关于奇数分频电路的毛刺问题 ...2 3	songzijian87 2012-10-8	2616455	rvisk 2021-3-5 17:54
[求助] ISE中 ILA IP核增加观测信号后，时序不符合要求	come_on_sn 2021-3-5	01772	come_on_sn 2021-3-5 09:14
[求助] altera的quartusII中在进行时钟约束的时候set_clock_groups选择asynchronous或者exclusive是不是都一样	851018986 2021-3-3	12077	gaurson 2021-3-4 19:29
[原创] 芯片降压后的未解之谜：hold的罪过吗？	lichangyun 2021-3-3	63593	lichangyun 2021-3-4 16:07
[原创] 请问有没有关于比特币矿机的硬件设计降低功耗的文件跟软件调试知识教程	谢谢你我的哥 2020-3-31	32594	zzj0329 2021-3-4 13:04
[原创] Verilog基本电路设计之四（去抖滤波）精华3 ...2 3 4	杰克淡定 2016-6-20	3534411	jfeta 2021-3-4 08:27
[原创] 跑前仿真报错	bhd740 2018-2-3	78497	tanghaihua 2021-3-3 17:54
[求助] 数字IC设计，状态机用的多吗	lk1210 2021-3-2	62697	SophiaCheng 2021-3-3 15:15
[求助] leakage power的问题	bingw0105 2021-3-2	02048	bingw0105 2021-3-2 19:00
[求助] 关于后仿真	logue 2021-3-2	02056	logue 2021-3-2 14:45
[求助] FPGA查看routing resources多出来的是什么鸭	Arthurjlin 2021-3-1	22398	Arthurjlin 2021-3-2 13:59
[求助] Verilog中自定义一个函数实现统计7bit输入信号中1的个数的功能 ...2 3	come_on_sn 2021-1-14	249469	黑桃ACE 2021-3-1 22:06
[求助] 如何根据伪代码画出正确的datapath和状态图?	zjulsh 2016-4-22	54022	a8750110 2021-3-1 22:04
[原创] AEC-Q100-009 ELECTRICAL DISTRIBUTIONS ASSESSMENT	tomyang2008 2016-10-21	34493	a8750110 2021-3-1 21:57
[讨论] 为什么DFT中不把复位寄存器加入到扫描链中？	IC菜鸟无敌 2021-2-22	105226	IC菜鸟无敌 2021-3-1 15:45
[求助] 如何在ARM官网上下载UMC工艺库	52927605@qq.com 2021-3-1	02190	52927605@qq.com 2021-3-1 14:35
[原创] Avalon总线接口模块，需要的带走	xinzaihenhao 2015-10-4	63798	jimcmwang 2021-2-26 11:29
[原创] 强烈推荐 vs code中的一个写HDL的插件	WZY970213 2021-2-26	02902	WZY970213 2021-2-26 09:49
[求助] v c s激活的时候出现问题	sxd9490 2021-2-25	22560	sxd9490 2021-2-25 13:55
[求助] IP核综合的问题	dqwuf2008 2021-2-23	62889	kk2009 2021-2-25 13:33

1 ... 144 145 146 147148149 150 151 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 7

快速发帖

浏览过的版块

站长推荐 /1