在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[求助] vivado中tb有·include导致tb被识别位无module文件 羽蛇神 2021-1-25 34611 羽蛇神 2021-1-25 22:50
[求助] 多精度乘法器 新人帖 guugel 2020-12-3 43500 guugel 2021-1-25 22:08
[求助] 请教:如果设计中有memory,综合时是否一定要设置multicycle呢 新人帖 karyen 2021-1-25 22415 jasper0608 2021-1-25 15:26
[求助] 关于systemverilog package的问题 - [悬赏 50 信元资产] JINNINE 2021-1-22 63046 logue 2021-1-25 13:53
[求助] 关于if-else语句结构的优化 以提高时序性能 come_on_sn 2021-1-24 32255 come_on_sn 2021-1-25 09:59
[求助] logic延迟很小 route延迟很大  ...2 come_on_sn 2021-1-21 105577 come_on_sn 2021-1-23 12:04
[求助] 求组FPGA里的bank具体是个什么意思?我只知道电压不同 - [悬赏 10 信元资产] 箜篌 2011-9-27 920004 ranqi 2021-1-22 22:25
[求助] 栅交叉电何泵,这两种接法,哪种是对的呢 kgdvfhpfss 2021-1-20 52628 kgdvfhpfss 2021-1-22 14:49
[求助] $setuphold 提示error fangwang85 2019-1-22 86577 bysg312 2021-1-22 14:34
[资料] HDMI 羽无芯 2021-1-19 24654 bffgot 2021-1-22 14:32
[求助] 有大哥有Artix-7的原理图吗 runningpiggy 2021-1-21 12077 ianFYB 2021-1-21 20:33
[求助] 关键路径中逻辑时延占比较小,布线延迟占比较大 come_on_sn 2021-1-14 73145 a12349221 2021-1-21 12:04
[求助] ARM官网上找不到文档提及的相关C++和头文件 新人帖 meacle101 2021-1-20 32136 im.leo 2021-1-21 09:43
[求助] 为啥Emulator不能混用? strug 2010-4-28 33572 542002990 2021-1-21 08:31
[求助] 用VCS对同一模块电路仿真时,时序图不一致的问题 被选召的孩子 2021-1-20 23221 被选召的孩子 2021-1-20 21:26
[求助] 关于时序优化的困惑 come_on_sn 2021-1-18 42330 come_on_sn 2021-1-20 17:10
哪位熟悉dft  ...2 liufuyuan 2006-12-4 1314603 RayCing 2021-1-19 20:21
[资料] Image Processing for Embedded Devices  ...23 shoaibsaiufuddi 2013-3-24 2911557 guo_j_d 2021-1-19 14:42
[求助] 关于时序优化的困惑 come_on_sn 2021-1-18 01632 come_on_sn 2021-1-18 19:16
[求助] 带PAD综合后,做仿真为什么时钟pad没有输出?  ...2 edacw 2012-10-29 1110546 SDU2019LY 2021-1-18 17:09
[求助] 关于DDR3乒乓操作  ...2 bjh552125624 2017-7-17 1610921 liubendan 2021-1-17 20:53
[求助] ISE静态时序报告中参数含义 come_on_sn 2021-1-17 02230 come_on_sn 2021-1-17 13:43
[求助] 写了个时钟切换代码。。。希望前辈指教 新人帖 Blando 2021-1-15 72890 jake 2021-1-16 21:17
[招聘] IC部门缺人,有没有想换工作的 tomzhuo 2020-6-6 93493 murphy522 2021-1-16 18:10
[讨论] 有没有搞硬件加速器的同学 qmdong 2020-10-12 43107 murphy522 2021-1-16 18:04
[求助] 调整design goals and strategies为timing performance MAP报error come_on_sn 2021-1-16 01793 come_on_sn 2021-1-16 07:46
[求助] vivado生成DDR3 IP核时Multy-Controller的问题 liubendan 2021-1-15 01895 liubendan 2021-1-15 16:50
[求助] 请教在多电压域串联供电下,两个芯片间双向通讯的电路如何设计呢? 新人帖 althars 2021-1-15 02355 althars 2021-1-15 13:49
[求助] 一个统计8位输入字中1的个数的verilog问题 chang75161 2015-5-28 713039 come_on_sn 2021-1-15 09:20
[求助] set_fanout_load与set_max_fanout  ...2 speedUp 2011-5-20 1915400 greatao 2021-1-14 19:10
[求助] 刚接触编写verilog代码,有很多问题。。。希望前辈指教 asylum-seeker 2017-2-7 53009 IC有我心 2021-1-14 16:21
[求助] 求助 PT的一些问题 Prime time 【2013-4-7日更新问题】  ...23 61ping 2012-11-29 2413357 lulanlanily 2021-1-14 14:51
[求助] Xilinx的mmcm时钟问题 新人帖 a620006577 2021-1-13 02348 a620006577 2021-1-13 21:15
[求助] ./configure命令报错 新人帖 Merker 2021-1-13 22149 amodaman 2021-1-13 16:13
[原创] 为了clock gate而添加的组合电路 新人帖 小强mach 2021-1-12 12181 loglong 2021-1-13 16:08
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-22 22:25 , Processed in 0.030122 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块