在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 关于后仿真 logue 2021-3-2 02124 logue 2021-3-2 14:45
[求助] FPGA查看routing resources多出来的是什么鸭 Arthurjlin 2021-3-1 22466 Arthurjlin 2021-3-2 13:59
[求助] Verilog中自定义一个函数 实现统计7bit输入信号中1的个数的功能  ...23 come_on_sn 2021-1-14 249676 黑桃ACE 2021-3-1 22:06
[求助] 如何根据伪代码画出正确的datapath和状态图? zjulsh 2016-4-22 54089 a8750110 2021-3-1 22:04
[原创] AEC-Q100-009 ELECTRICAL DISTRIBUTIONS ASSESSMENT tomyang2008 2016-10-21 34605 a8750110 2021-3-1 21:57
[讨论] 为什么DFT中不把复位寄存器加入到扫描链中? IC菜鸟无敌 2021-2-22 105339 IC菜鸟无敌 2021-3-1 15:45
[求助] 如何在ARM官网上下载UMC工艺库 52927605@qq.com 2021-3-1 02245 52927605@qq.com 2021-3-1 14:35
[原创] Avalon总线接口模块,需要的带走 xinzaihenhao 2015-10-4 63872 jimcmwang 2021-2-26 11:29
[原创] 强烈推荐 vs code中的一个写HDL的插件 WZY970213 2021-2-26 02968 WZY970213 2021-2-26 09:49
[求助] v c s激活的时候出现问题 新人帖 sxd9490 2021-2-25 22600 sxd9490 2021-2-25 13:55
[求助] IP核综合的问题 dqwuf2008 2021-2-23 62962 kk2009 2021-2-25 13:33
[求助] ModelSim 能不能仿 带有 upf的设计??? 浩然若枫 2016-2-24 84276 vsop 2021-2-24 15:25
[求助] 如何查看vcs编译文件的顺序? dqwuf2008 2021-2-22 22912 gaurson 2021-2-23 16:25
[求助] I2C从机设计 新人帖  ...2 qq2007go 2021-1-25 1810488 nuaa_zdh_yzy 2021-2-23 10:26
[讨论] ultraedit verilog模板脚本 luoyanghero 2016-1-31 84221 徐常杭 2021-2-22 22:23
[活动] sky到成都电子科大现场交流:《On-Chip-Bus精讲》了 asic_service 2020-10-19 94832 asic_service 2021-2-22 17:32
[求助] 写1清0 - [悬赏 5 信元资产] 芒果奶提 2021-2-22 34353 fhy420462303 2021-2-22 15:11
[求助] 多时钟周期设定问题 xbllzf 2021-2-20 32183 nuaa_zdh_yzy 2021-2-22 08:56
[原创] 作为一名女性ICer,能在这行干下去吗 新人帖 精华3  ...2345 夏尔 2019-11-4 4831980 tinybluebottle 2021-2-21 10:35
[求助] 寄存器复位非零值综合后是什么样 Arthurjlin 2021-2-18 52992 tinybluebottle 2021-2-21 10:33
[求助] 如何有效学习IP核?  ...2 dqwuf2008 2020-12-21 116011 tinybluebottle 2021-2-21 10:31
[求助] 时钟切换-从RC OSC切到晶振OSC andywang3791 2021-2-20 22376 tinybluebottle 2021-2-21 10:29
探讨一下logic delay和route delay wolfzou 2005-1-26 55600 ll_ago 2021-2-20 09:48
[求助] ise14.7 如何查看任意一条路径的时序分析 qd0090 2021-2-19 22583 fhy420462303 2021-2-19 16:39
[求助] 输出IO的驱动能力如何选择? zhang113 2020-12-8 86205 sgt 2021-2-18 16:17
[讨论] FIFO你是自己写还是用IP?  ...2345 psd0208 2014-2-25 4627588 sgt 2021-2-18 16:06
[求助] 有符号数累加器的分段设计 harry_hust 2017-11-1 44818 sgt 2021-2-18 15:22
[求助] 为啥要用memory compile生成ram?自己用代码写一个不行吗? dqwuf2008 2021-2-4 82931 sgt 2021-2-18 15:19
[原创] ISE14.7出现的问题 IR888 2021-2-15 12731 randolpha 2021-2-16 20:43
[原创] 请教ptpx的激活 atlandis 2014-5-13 74256 vsop 2021-2-14 01:55
[原创] 为什么XILINX FIFO 读写计数器同时工作? IR888 2021-2-10 12579 IR888 2021-2-10 18:14
[求助] 在centos7中安装完vcs DC后,运行提示出现错误 Silent37 2021-2-10 02005 Silent37 2021-2-10 14:20
[求助] 时序仿真D触发器不工作是什么原因 新人帖 lhpy123 2021-1-18 42349 nuaa_zdh_yzy 2021-2-10 09:54
[原创] 系统工程师的素质 精华1  ...23456..8 大能猫 2012-3-25 7055863 fengjie0728 2021-2-9 16:35
[求助] VCS使用时遇到VFS_SDB_SYNC_FAIL告警,求助如何解决。谢谢! flyket 2020-11-17 44443 flyket 2021-2-8 10:19
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-8 02:23 , Processed in 0.034670 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块