在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 关于DC 层次化设计综合的问题 peacepark 2020-11-5 44442 chentb1990 2021-4-27 10:58
[求助] 异步复位信号,修timing的意义是什么? wupingee 2021-4-27 22285 wupingee 2021-4-27 10:41
[求助] 请教一下CIC滤波器的阶数 刺猬精灵 2016-8-29 24543 jr3749352123 2021-4-26 15:43
[原创] NVMe raid0 xianuser 2020-10-26 12499 xianuser 2021-4-26 08:44
[求助] design compiler读入文件后出现警告,求助 huobaihua 2010-4-30 85004 7OD 2021-4-25 18:58
[求助] ESD电路 xgy333777 2021-4-14 24272 colinh 2021-4-25 18:46
[求助] arm+触摸 chenlidong 2021-4-25 02688 chenlidong 2021-4-25 16:45
[求助] 请问有人做过TCP/IP协议栈的FPGA实现吗 zt0504004 2010-3-5 65730 呱呱年 2021-4-25 11:45
[求助] (Opencore)I2C主控模块的原代码问题  ...2 chandler_an1988 2014-8-24 179339 jeffej 2021-4-24 20:57
[求助] 求教verilog i2c小程序  ...2 qqwoheni 2014-1-5 1712966 jeffej 2021-4-24 20:54
[原创] 数字集成电路设计与实现,综合与Design_Compiler 新人帖 dk2lanzhu 2021-4-1 83422 dinyao 2021-4-24 13:21
[原创] 大话:setup, hold, uncertainty asic_service 2020-12-1 34597 Fcexcl 2021-4-24 11:55
[求助] 求推荐国内集成电路相关的会议 wengwenwen 2021-4-24 01874 wengwenwen 2021-4-24 10:58
[求助] 请问scan enable和scan clock在clock gating上不能正确连接应该如何处理? creese 2011-1-4 96901 yxj0512 2021-4-23 21:43
IC Layout Basics, A Practical Guide  ...2 exth 2004-12-14 136982 kingyuan 2021-4-23 20:00
[资料] TLM with Systemc(TLM concespts and application)  ...23 boyiworld 2014-1-2 2510418 tnaig 2021-4-23 18:38
[求助] vcs+xa做数模混合验证,怎么把模拟网表的内部信号拉出来做验证 新人帖 心风绝影 2021-4-23 01920 心风绝影 2021-4-23 14:41
[求助] Quartus 工具 对casez(sel)语句,当sel大于32bit时,报错问题 max_1234 2021-4-23 02335 max_1234 2021-4-23 11:43
[求助] Questa后仿步骤 徐峰 2021-4-21 12173 徐峰 2021-4-22 15:38
[求助] prbs实现原理 immonster 2014-12-24 88212 huangluyang 2021-4-22 10:18
[求助] DC在综合时,the tool has just run out of memory 被选召的孩子 2021-1-24 53911 lgp510775906 2021-4-22 10:14
[求助] eMMC初始化问题 inrtpnhn 2017-6-12 65444 两杯西瓜汁 2021-4-21 20:38
[资料] 特权同学倾情奉献9G海量FPGA学习资料  ...2 rousong1989 2014-7-10 177542 wuchushanren1 2021-4-21 19:16
[资料] 高级ASIC芯片综合 张文俊译  ...23 1027199631 2015-12-3 2513143 wuchushanren1 2021-4-21 19:00
[原创] 《CMOS+VLSI+Design+A+Circuits+and+Systems+Perspective+4th+Edition》 艾艾小阳 2021-4-14 42539 wuchushanren1 2021-4-21 17:55
[求助] 如何将testbench中的寄存器组赋值给rtl其中一个模块 新人帖 qgc123456 2021-4-12 93959 smarthb 2021-4-21 17:32
[求助] UART传输出错问题,怀疑是波特率的误差。  ...23 71875456 2016-1-18 2012158 justshuashua 2021-4-21 16:56
[求助] 异步时钟域,快向慢用什么方法?慢向快?  ...23456..7 ll72427 2012-8-31 6947186 justshuashua 2021-4-21 16:11
[求助] 请问1个模块路径时延过长会导致功能不正常 come_on_sn 2021-4-12 62500 justshuashua 2021-4-21 16:10
[原创] synopsys的PCIE IP核集成比xilinx的PCIE IP核用起来难多了 dqwuf2008 2021-4-21 02579 dqwuf2008 2021-4-21 16:02
[求助] DC综合“run out of memory" heisenberg2003 2011-9-16 35268 dreamylife 2021-4-21 14:52
[原创] 直流电机PWM产生电路,Verilog实现 精华3  ...23 xinzaihenhao 2015-10-4 2917709 zxyglx 2021-4-21 12:15
[招聘] 中科院自动化所社招+校招 atuhappy 2021-4-11 23036 atuhappy 2021-4-21 11:20
[求助] 合肥哪些做芯片的企业  ...2 夏尔 2020-3-31 1413871 thisisnancy 2021-4-20 16:14
[求助] Xilink FPGA XC7K325T-2FFG900C 是否支持opencl开发 新人帖 XRobot 2021-4-20 01666 XRobot 2021-4-20 14:44
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 02:55 , Processed in 0.031901 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块