EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 142 143 144 145146147 148 149 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 分享一个Verilog的资料和FPGA的经验	尐翟 2019-11-3	94952	zjmcc 2021-3-31 20:59
[资料] fpga应用经验谈	15295373371 2019-8-1	43058	zjmcc 2021-3-31 20:49
[资料] NIOS软件开发手册(11.0)	xiaoyangyu 2015-11-2	93839	zjmcc 2021-3-31 20:44
[资料] xilinx原语的使用方法pdf ...2 3	RealityLI 2019-1-14	2510492	zjmcc 2021-3-31 20:20
[资料] 数字集成电路设计--hubert kaeslin	lgp510775906 2020-3-30	94719	zjmcc 2021-3-31 20:17
[资料] ARM A64 ISA指令集	bangbang92 2020-8-24	32952	zjmcc 2021-3-31 20:13
[资料] ARMv7 指令集手册 ISA	尐翟 2019-11-3	43991	zjmcc 2021-3-31 19:59
[资料] Real Analog Solutions for Digital Designers_Mixed_signal_PSpice ...2	navis13 2012-11-5	157405	zjmcc 2021-3-31 19:51
[资料] Verilog黄金指南中文版 ...2	lgp510775906 2020-3-30	126523	zjmcc 2021-3-31 19:40
[求助] 瞬态噪声仿真	ICpeople 2021-3-31	02182	ICpeople 2021-3-31 15:44
[求助] dc 综合的时候不插入isolation cell和level shift。	kk2009 2016-7-20	46234	494693243 2021-3-31 15:26
[求助] VHDL程序中乘法结果为小数	come_on_sn 2021-3-30	22120	come_on_sn 2021-3-30 21:05
[求助] VIVADO生成的仿真网表中的原语好奇怪	367度 2021-3-30	12410	A1985 2021-3-30 10:33
[原创] reg 变量 wire变量 always敏感变量不全	天天PDF 2011-7-13	85484	Hope801 2021-3-29 20:28
[原创] AHB,APB ...2 3	中科张宇 2013-7-23	2213090	Maccurry 2021-3-29 16:59
[求助] 请大家帮忙看一下AHB中的这两根信号分别是什么？	周志鹏 2021-3-29	62374	asic_service 2021-3-29 16:13
[求助] 急求，如何用vivado综合之前的Xilinx RAMB4_S8？	hines 2021-3-29	11911	hines 2021-3-29 10:53
[招聘] 【招聘】上市公司-SoC系统设计主管-成都	Willa.Wei 2021-3-29	01360	Willa.Wei 2021-3-29 09:55
[求助] ISE后仿问题	zerowll 2021-3-25	22402	zerowll 2021-3-28 19:18
[求助] irun无法调用fsdbDump函数	ChenshJoy 2021-3-27	22460	ChenshJoy 2021-3-28 10:32
[讨论] 关于Xilinx Virtex-5！关于eMMC5.0！ ...2	baowenhit 2015-1-28	1211381	cracker 2021-3-26 23:41
[求助] 新手求教：emmc5.1 速率问题？	digital_ic_d 2016-12-22	67883	cracker 2021-3-26 23:37
[求助] 求 vManager cdns_sim.flt (已解決)	tom0626 2021-3-26	02676	tom0626 2021-3-26 17:51
[求助] 为什么设计中多为上升沿采样？ ...2	周志鹏 2021-3-22	178059	loglong 2021-3-26 16:12
[求助] 研二科班生，白菜价求个中短期IC设计日常实习	羽黑黑 2021-3-26	32495	asic_service 2021-3-26 14:34
[活动] FPGA线上技术研讨会（免费）：VIVADO专场！名额有限！	jackzhang 2021-3-26	043693	jackzhang 2021-3-26 13:11
[原创] 浅析Verilog阻塞赋值与非阻塞赋值的区别	catannie 2021-3-26	02948	catannie 2021-3-26 10:39
[求助] 关于跨时钟域	chang75161 2016-9-5	54797	yex 2021-3-26 10:15
[求助] synplify 如何查看综合的top下面子模块所占的资源大小?	hongfeng575 2015-9-23	12994	jackhb007 2021-3-26 08:53
[求助] FIFO里面的ram能用memory compile生成的吗？	dqwuf2008 2021-3-23	42136	SimonZhamg 2021-3-25 20:18
[求助] 跪求vivado的IEEE1735 v2 encryption license	buzhou2006 2021-3-25	02901	buzhou2006 2021-3-25 13:38
[求助] task使用报错	Jeason_drc 2021-3-24	12466	A1985 2021-3-25 09:37
[求助] 求助关于NangateOpenCellLibrary库的综合 ...2	whitelie.wen 2010-10-21	1215583	besttian 2021-3-24 10:38
[原创] 32位浮点加减乘除ALU单元 ...2 3 4	enjoylife2017 2015-9-14	3315904	Byte2020SOC 2021-3-24 09:30
mos管的D和S能不能互换 ...2	zlqiduan 2008-7-26	1410578	小小黑 2021-3-24 09:04

1 ... 142 143 144 145146147 148 149 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

快速发帖

浏览过的版块

站长推荐 /1