EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 138 139 140 141142143 144 145 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] systemc 延时怎么给	醉里飞霜 2021-5-22	12356	phoenixson 2021-5-22 15:25
FPGA的上电复位？ ...2 3 4	hermit2008 2007-12-28	3328198	liuliqiang 2021-5-22 15:06
[原创] 请教coreconsultant	atlandis 2021-5-20	53683	atlandis 2021-5-22 11:29
[求助] 请教，霍尔器件为什么不用高组织的多晶电阻制作呢？	liya_10 2021-5-18	12146	liya_10 2021-5-22 11:27
[求助] 寻找一个可在电路图中自由组合/拆分增减层次的工具	zsftm 2021-5-21	12312	A1985 2021-5-21 19:08
[原创] 请教关于TI F2837X中CAN的问题	gongxiao 2021-5-21	02091	gongxiao 2021-5-21 13:51
[原创] 基于FPAG的音乐播放器设计【代码+框图】	王钰 2021-4-24	42693	cuiker 2021-5-20 09:34
[求助] 请教verdi怎么修改波形中字体的颜色	小蒙同学 2020-11-11	64740	havoc001 2021-5-20 09:30
[原创] vcs仿真里居然不支持fork join_any	dqwuf2020 2021-5-19	22369	dqwuf2020 2021-5-20 09:05
[求助] db和lib中无FILL cell - [已解决]	qq2007go 2021-5-19	12605	andyfan 2021-5-19 20:37
[求助] 综合后跑零延时没过，D触发器不在时钟沿与复位处跳变	青囊 2021-5-17	32242	青囊 2021-5-19 16:19
[求助] 请教PAD的选择问题	Callback81 2021-5-17	32372	kk2009 2021-5-19 07:18
[求助] 求助关于CAN总线空闲和离线的一个问题	gongxiao 2021-5-18	01607	gongxiao 2021-5-18 15:53
primetime命令使用请教！ ...2 3	hoboyong 2004-11-17	2811631	huhu1 2021-5-18 15:20
[招聘] 招聘数字IC设计工程师	semi_bamboo 2015-9-1	43340	wangfulei 2021-5-17 23:36
[原创] sysverilog	Liz6868 2021-5-17	11531	A1985 2021-5-17 18:19
[讨论] 总线的“物理内容”是什么？	wenfangsibao 2021-5-16	11357	gaurson 2021-5-17 17:54
[求助] 芯片设计中，如何用时钟的双沿来采数据？	dqwuf2008 2021-3-1	92461	y23angchen 2021-5-17 16:19
[求助] 运用system generator FDATool设计FIR滤波器问题	jfjfjfking 2012-9-19	23421	gggggkkkkklllll 2021-5-17 16:03
[原创] Verdi使用手册	songsong001 2021-5-11	31990	smarthb 2021-5-17 15:12
[求助] design compiler 综合出来的面积为什么这么大？	zhang113 2020-1-12	63232	studentedu 2021-5-17 14:09
[资料] IP核加法器	mdy-郭柏荣 2019-8-14	42359	敬田来 2021-5-17 12:09
[求助] xilinx ip在ncverilog下仿真编译出错 ...2	tezhong 2021-5-13	102443	kka 2021-5-15 07:22
[求助] 求这段除法器代码的解析	xyjandyyk 2021-5-14	01403	xyjandyyk 2021-5-14 21:53
[求助] 关于基本逻辑门的延时计算	jfk1997 2021-5-13	21407	jfk1997 2021-5-14 17:32
[求助] 紧急求助NCSU-FreePDK安装问题	芯片上的蚂蚁 2021-5-14	02101	芯片上的蚂蚁 2021-5-14 16:00
[求助] 大佬们看看代码有没问题啊？	zimoji 2021-5-12	31806	windlx 2021-5-13 15:36
[求助] VCS主机配置求教	孤独的tzg 2021-5-12	31489	zzj0329 2021-5-13 13:35
[解决] 新人求助，AXI4 lite 主机必须先写后读吗？如果只想读不想写怎么办？需要自己添加使能?	crushedegg 2021-5-13	22009	crushedegg 2021-5-13 11:25
[求助] 求DAPLITE的文档	dqwuf2008 2021-5-13	01661	dqwuf2008 2021-5-13 08:58
[求助] 关于vivado里ilaIP核的使用	zybsds 2017-6-13	78254	freebigfish 2021-5-13 08:38
[原创] 基于JESD204B和PCIe DMA的多通道数据采集和回放系统	axpro 2021-5-12	01340	axpro 2021-5-12 23:02
[求助] 问题：2个时钟多路复用的时钟定义和约束	peacepark 2021-5-10	51690	peacepark 2021-5-12 14:56
[求助] 如果双口SRAM两组地址线和数据线是一样的，是否就变成了单口SRAM？	qgc123456 2021-5-11	11460	dqwuf2008 2021-5-12 08:52
[求助] 如何在一个xdc文件中引用其他xdc文件中的端口？	freebigfish 2021-5-12	02030	freebigfish 2021-5-12 08:38

1 ... 138 139 140 141142143 144 145 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 8

快速发帖

浏览过的版块

站长推荐 /1