EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 138 139 140 141142143 144 145 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Spyglass约束文件求助	蜚蠊不会飞 2021-5-8	01285	蜚蠊不会飞 2021-5-8 16:17
[求助] modelsim中$display()注释掉了，依然生效？？	被选召的孩子 2021-5-7	51478	空白MAX 2021-5-8 15:34
[原创] 多通道PCIe	axpro 2021-5-8	01570	axpro 2021-5-8 10:22
[求助] 关于setup_time和hold_time的疑问	althars 2021-1-27	72028	dqwuf2008 2021-5-8 10:21
[讨论] 一段双口RAM的代码，这两句话为什么不能删掉	chen3ten 2021-4-9	52138	chen3ten 2021-5-8 10:08
[求助] 求助：ISE下载程序，Initialize JTAG chain检测不到xilinx USB cable	samyang13 2016-3-4	48016	samyang13 2021-5-8 09:53
[求助] 求分享一份MDIO(IEEE802.3 Clause 45)的英文原版文档	mysoul 2021-5-7	11538	admiration123 2021-5-8 08:46
[求助] 验证蜂鸟E203是否移植成功	Hope801 2021-5-6	11498	Hope801 2021-5-7 19:51
[求助] 在win10上的Hspice多核跑版图后仿真，仿真卡住 - [悬赏 20 信元资产]	chen4jin4 2021-5-7	01735	chen4jin4 2021-5-7 19:36
[求助] FPGA中使用modelsim的问题	cafszyl 2011-3-29	315314	ICczw 2021-5-7 11:22
[求助] TSMC40nm中的SRAM能选择BITCELL的最小尺寸吗？	nkzz 2020-9-17	11861	garfield53 2021-5-6 19:03
[求助] 时钟占空比	fangwang85 2020-4-17	31873	杰克淡定 2021-5-6 14:55
[求助] verilog-mode在顶层实例化的时候，顶层模块如何给自动实例化的parameter赋值	荆棘鸟OO 2021-3-17	62602	mysoul 2021-5-6 14:49
[求助] quartus中Qsys系统仿真，generate问题	被选召的孩子 2021-5-6	01329	被选召的孩子 2021-5-6 12:44
[求助] 关于从AD采样出来的数据存入SDRAM的问题	always2 2021-4-27	71701	always2 2021-5-6 08:47
[求助] verdi 的license过期了，该如何解决啊？	dqwuf2008 2021-5-5	01254	dqwuf2008 2021-5-5 20:02
[求助] 多时钟周期设计问题	xbllzf 2021-4-29	11678	2459141589 2021-5-5 15:39
[求助] Quartus 工具对casez（sel）语句，当sel大于32bit时，会爆出warning，怎么解决？ - [悬赏 5 信元资产]	max_1234 2021-4-23	52081	zzj0329 2021-5-4 19:05
[求助] vivado ila ip核使用问题请教	IC.Michael 2018-9-18	96153	jackhb007 2021-5-4 12:41
[求助] DC跑不完	qgc123456 2021-4-28	71399	qgc123456 2021-5-3 18:44
[原创] 无奈	王钰 2021-5-3	02176	王钰 2021-5-3 11:30
[求助] DesignWare IP 安装时的Project ID	leduc 2012-7-30	611039	watertree 2021-5-3 08:35
[原创] candence 和modelsim的环境变量名相同，怎么改，急切 ...2	yimiqiba 2010-3-30	1612143	YQ_SEU 2021-5-2 15:12
[原创] ZYNQ70107020核心板开发板下载器	yuanguangyi 2019-11-8	32765	张文奎 2021-5-2 14:20
[求助] 请教一个lint警告：three-state bus 'x' has non three-state driver 'x/Q'. (LINT-34)	althars 2021-4-30	22631	zzj0329 2021-5-2 12:00
[求助] 有人在ubantu18.4 上成功安装过vcs2018吗?	xhd_233 2021-4-7	31438	yyd32830 2021-4-30 20:45
[求助] Quartus中使用$readmemh初始化memory	被选召的孩子 2021-4-30	21829	被选召的孩子 2021-4-30 20:12
[求助] 怎么推算出来CRC计算的并行算法 ...2 3 4 5 6..8	mosou 2010-6-27	7229023	ssexpo1046 2021-4-30 16:55
[求助] 求助，关于源同步接口的时序约束的问题	老范啊 2021-4-30	12005	老范啊 2021-4-30 16:33
[求助] 怎样从makefile向tcl传递参数	daneast 2021-4-22	42882	ygx0225 2021-4-30 14:28
[讨论] 关于full/parallel_case以及unique/priority case使用	IC.Michael 2020-9-9	22740	yaha79479 2021-4-30 13:16
[求助] 一个令人费解的现象：芯片级的Timing和模块级的Timing报告差别非常大，求原因！！	liaosimon 2021-4-29	11718	iamno11 2021-4-30 11:13
[求助] 一个关于Register file的问题	xbllzf 2021-4-28	51837	tezhong 2021-4-29 17:07
[求助] generate clock	fangwang85 2020-6-18	12960	maoqiu 2021-4-29 11:28
[求助] VHDL语法求助 - [悬赏 10 信元资产]	misrig001 2021-4-27	32817	anpengfei 2021-4-29 11:19

1 ... 138 139 140 141142143 144 145 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

快速发帖

浏览过的版块

站长推荐 /1