请问systemverilog数组如何赋值

Dyliner02 · 发表于 2021-7-15 17:32:36

您需要登录才可以下载或查看，没有账号？注册

x

我有一个1bit的二维数组A[0:127]输入，testbench里我需要仿真赋值，但是别人给我的pattern是A=128'b0101010001001110......110100这种数，请问我应该如何赋值？

黑桃ACE · 发表于 2021-7-15 21:34:47

for(i = 0; i < 128; i = i+1) begin
a[i] = b[i];
end

A1985 · 发表于 2021-7-15 21:49:44

类型转换最快

Dyliner02 · 发表于 2021-7-16 10:10:19

黑桃ACE 发表于 2021-7-15 21:34
for(i = 0; i < 128; i = i+1) begin
a = b;
end

学会了，谢谢！

Dyliner02 · 发表于 2021-7-16 10:11:18

A1985 发表于 2021-7-15 21:49
类型转换最快

请问可以具体一些吗，把128位的转换成数组形式吗

A1985 · 发表于 2021-7-16 11:32:04

typedef bit bit128t[0:127];

bit128t a = bit128t'(A);

Dyliner02 · 发表于 2021-7-16 13:29:57

A1985 发表于 2021-7-16 11:32
typedef bit bit128t[0:127];

bit128t a = bit128t'(A);

学会了谢谢！

[求助] 请问systemverilog数组如何赋值