EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 135 136 137 138139140 141 142 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] DC中如何报告设计中异步时钟的路径？	tangchongyue 2020-4-16	65218	tangchongyue 2021-6-25 20:28
[求助] 现在synopsys官网上spyglass	dqwuf2020 2021-6-25	12364	lzq7895 2021-6-25 19:37
[原创] 分享一个自己用Verilog写的时钟分频器	zhaixin1989 2021-6-25	12412	zsftm 2021-6-25 16:42
[求助] 请教一个问题~ 关于IOB ...2	vesper 2011-4-11	1010301	jsls0701 2021-6-25 13:35
[求助] Static Timing Analysis for Nanometer Designs 第九章关于set_output_delay的问题	秋水有恒 2021-6-21	42689	秋水有恒 2021-6-25 11:17
[原创] 谁有s家的DWC破解的办法	wucaidai 2021-6-24	02193	wucaidai 2021-6-24 22:47
[求助] sdc约束文件到底该怎么确定	计日程功 2017-7-7	64091	dqwuf2008 2021-6-23 21:33
[求助] sdram仿真问题！	569812499 2021-6-16	32316	wangyingwei 2021-6-23 14:53
[求助] Vivado HLS - [悬赏 30 信元资产]	z1078457781 2021-6-23	12723	phoenixson 2021-6-23 13:52
[求助] ERROR:Place:1073 - Placer was unable to create RPM[OLOGIC_SHIFT_RPMS]	user123random 2021-6-23	02001	user123random 2021-6-23 09:51
[求助] MDIO接口读写试验	569812499 2021-6-19	83478	smarthb 2021-6-22 13:45
[求助] 用fpga实现mii通信	国栋122 2014-3-6	53334	smarthb 2021-6-22 13:22
[求助] 关于set_max_transition	Winter_H 2021-6-16	32763	loglong 2021-6-21 13:34
[招聘] 山东集成电路产业研究院招聘 FPGA数字/模拟/混合设计软件后端验证	linleer0307 2020-4-14	23311	supermanwc 2021-6-21 08:18
[讨论] 子模块之间时钟问题	wenfangsibao 2021-6-18	22064	心海的一滴泪 2021-6-19 22:27
[讨论] 不同的模块之间信号交互的典型例子都有哪些？	wenfangsibao 2021-6-18	62133	aizen_29 2021-6-19 11:44
各位都在用什么工具做代码审查	guzhdong 2008-6-24	33547	lxjucdos124 2021-6-19 10:17
[资料] pcie2.0协议 ...2 3	blackman00000 2017-1-9	2312855	lzmilypforev 2021-6-19 07:13
[转贴] ieee.std_logic_signed.all和ieee.std_logic_unsigned.all同时用出现报错！	最后的和弦 2021-6-18	12546	最后的和弦 2021-6-18 15:36
[求助] 关于补码的加法和乘法运算 ...2 3 4 5	larlyii 2011-5-31	4229625	smarthb 2021-6-18 11:17
JESD204B IP core	mylove8725 2016-3-8	23223	designstart 2021-6-17 17:45
[求助] 想在OR1200最小SOC系统上加上SPI接口功能，spi用的是opencores上的simple_spi，但是找不到spi flash	zh17863817115 2020-12-23	32517	lg20025779 2021-6-17 17:04
[求助] 大神帮忙看看这个FPGA 接口救救小弟	zhouajin 2021-6-16	42524	zhouajin 2021-6-17 12:32
[求助] Cortex-M0软核在Cyclone iv-E DE2-115 FPGA上能跑多快？	max_1234 2020-4-1	23013	Pasingen 2021-6-17 12:26
[讨论] vcs的激励时钟停止翻转？	qazasdwsx 2015-8-1	32807	junnit 2021-6-16 15:36
[求助] 求问，fpga上如何运行soc数字ip	ssexpo1046 2021-6-15	32285	zsftm 2021-6-16 10:33
[求助] modelsim x64版本和debussy联合仿真可以吗 ...2	gg9132qq 2015-3-26	179608	haitang0001 2021-6-16 07:53
[求助] 复数乘法器 IP核出现毛刺无法消除	qiurijian 2018-1-31	43836	白枫叶2012 2021-6-15 20:26
[求助] dc综合遇到问题	StevenYwh 2021-6-15	22784	fhy420462303 2021-6-15 14:53
[求助] 关于亚稳态恢复到稳态的问题 ...2 3	chanjoe525 2016-6-21	2010873	hitten 2021-6-15 10:27
[求助] DC lab1遇见的问题	ty_xiumud 2021-6-8	52559	ty_xiumud 2021-6-14 20:12
[求助] vivado综合加密代码的问题	hitten 2021-6-10	22647	hitten 2021-6-12 15:58
[讨论] 呼吁一下，讨论区还是大家发表一些自己工作遇到问题和思考，不要总是堆砌资料！	rosshardware 2018-7-25	53119	张子玉 2021-6-12 07:43
[求助] 各位大神 fpga远程在线升级怎么做呀求指导谢谢	770498962 2018-6-15	84631	fengbohan1 2021-6-11 16:22
[求助] Xilinx ISE 仿真出错“Non-net variable cannot be connected to inout port fdata”	zengshaoqing 2014-10-23	334797	guoguo166 2021-6-10 14:35

1 ... 135 136 137 138139140 141 142 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 8

快速发帖

站长推荐 /1