数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 137 138 139 140141142 143 144 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 1 ...2	jacky_mx 2020-4-9	1710683	cuiyu1981 2021-8-2 16:10
[求助] verilog的问题	z1078457781 2021-7-27	22360	学习使我快乐 2021-8-2 15:52
[求助] 语法问题	LY1310178117 2021-8-1	22687	LY1310178117 2021-8-2 14:56
[讨论] 跨时钟域数据缓冲传输计算相关问题	Franz_L 2021-7-30	33209	y23angchen 2021-8-2 09:59
[求助] virtuoso 中怎么撤销上一步是啥	ZJU_emi 2021-7-28	52853	ZJU_emi 2021-7-31 10:51
[求助] 求65nm或以下的工艺库	dqwuf2008 2021-7-25	12564	血溶伊剑 2021-7-31 10:15
[资料] Verilog HDL书稿解密 ...2 3 4 5	zxopenwgb 2016-9-25	4018730	MARKcz 2021-7-30 17:18
[资料] 《FPGA与SOPC设计教程：DE2实践》 ...2	zjllh 2015-7-7	116672	MARKcz 2021-7-30 17:08
[资料] 基于SystemGenerator的CORDIC算法DDS的FPGA实现 ...2	691564736 2013-5-25	116350	MARKcz 2021-7-30 17:08
[求助] 初学问题...请问GPIO与MIO的关系	l1o22u333 2015-3-9	54782	MicroEpzc 2021-7-30 16:42
[求助] vivado复杂度报告中 Rent这个单词是什么意思呢	come_on_sn 2021-7-30	01747	come_on_sn 2021-7-30 11:09
[求助] LUT combining为什么会导致布线拥塞呢？	come_on_sn 2021-7-30	01889	come_on_sn 2021-7-30 10:37
[求助] 求助vivado中BRAM的类型	学习使我快乐 2021-7-29	22563	学习使我快乐 2021-7-30 10:14
[资料] 【资料】：CMOS模拟集成电路设计与仿真实例-基于Cadence ADE ...2	mmm906 2020-4-16	188135	MARKcz 2021-7-30 09:41
[求助] 关于tcl换行的请教	gyf1989 2015-10-5	46103	gyf1989 2021-7-29 14:47
[求助] 请问一下，重庆有什么做数字IC设计的公司？	木木夕MMX 2021-7-29	12403	YYFFLLMMNN 2021-7-29 10:29
[求助] AXI4 unaligned read 问题请教 ...2	bysg312 2021-7-24	106014	bysg312 2021-7-28 22:22
[求助] 用verilog写一个环形振荡器应该怎么写	余独不觉 2021-7-28	32945	DemoYe 2021-7-28 16:24
[求助] 后仿sram模型与sdf时序反标问题	Marvin.Liang 2019-8-17	56502	Marvin.Liang 2021-7-28 09:18
[求助] verilog的问题 - [已解决]	z1078457781 2021-7-27	32871	黑桃ACE 2021-7-27 21:22
[求助] verilog中调用模块和调用任务task有什么区别	522526tl 2014-12-3	79192	Top_Zhang 2021-7-27 11:19
[讨论] TI ads1278项目开发	nini816 2021-7-27	02155	nini816 2021-7-27 11:10
[原创] Verilgo参数化MUX写法	圈圈1997 2021-7-26	02365	圈圈1997 2021-7-26 22:16
[原创] altera 的fir ip核使用经验和问题 ...2 3	weizhiheng 2014-2-18	2920327	weizhiheng 2021-7-26 22:12
[求助] 下图中虚线标注的路径为什么不存在呢？	come_on_sn 2021-7-13	72648	come_on_sn 2021-7-26 17:46
[原创] 波形系统三大关键点解析	zuozeshu 2021-7-26	01932	zuozeshu 2021-7-26 16:44
[求助] vivado自带的例子工程BFT完成的是什么功能呀	come_on_sn 2021-7-24	11800	come_on_sn 2021-7-24 16:22
[求助] M0 系列MCU wafer 功能测试原理 - [已解决] ...2	wrhwindboy 2018-6-10	179351	courageheart 2021-7-24 11:14
[讨论] 【yosys】开源eda综合软件yosys，是不是不需要时序约束文件	spiral 2021-7-18	13159	spiral 2021-7-24 09:48
[求助] DRC检查错误	黄焖鸡 2021-7-23	21712	黄焖鸡 2021-7-23 14:28
[资料] 1	jacky_mx 2018-8-11	95729	songwenshuai 2021-7-23 10:05
[招聘] 互联网大厂招聘SOC前端设计（ARM）-北京/上海	chrissirhc 2021-7-3	52920	chrissirhc 2021-7-22 17:12
[求助] PrimePower GUI启动失败！！！	SiPhantom001 2021-7-22	12315	xuwenbing 2021-7-22 16:40
[求助] 数模混合仿真中怎么设置数字模块出来的时钟信号的上升沿时间	他们叫我小日 2021-7-16	22697	他们叫我小日 2021-7-22 14:40
[求助] 设计了一个模块，要用DC评估其最大的工作频率	dqwuf2008 2021-7-22	12049	A1985 2021-7-22 12:18

1 ... 137 138 139 140141142 143 144 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2