设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog HDL书稿解密

1 2 345 / 5 页下一页

发新帖

楼主: zxopenwgb

[资料] Verilog HDL书稿解密

发表于 2018-9-5 19:11:57 | 显示全部楼层

Thanks a lot~

回复支持反对

发表于 2018-9-6 10:28:05 | 显示全部楼层

谢谢你的分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-9-6 11:15:22 | 显示全部楼层

下载学学~

回复支持反对

发表于 2018-9-22 20:06:53 | 显示全部楼层

very good, thanks a lot... very much

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-7-31 09:22:13 | 显示全部楼层

下载来看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-3-31 21:16:13 | 显示全部楼层

多谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-4-15 20:52:49 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-4-16 09:18:15 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-4-16 17:15:52 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-4-18 11:13:11 | 显示全部楼层

谢谢分享哦

回复支持反对

1 2 345 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 09:40 , Processed in 0.021261 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表