EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 136 137 138 139140141 142 143 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] DPI接口错误	CMT99 2021-5-26	11076	zzj0329 2021-5-27 10:43
[讨论] DFT的测试覆盖率如何确定？	IC菜鸟无敌 2021-5-18	65465	快乐的菜鸡 2021-5-27 08:15
[求助] FPGA的基本单元时LUT，ASIC有类似的基本单元吗？	sqd0524 2021-5-8	32110	芯星 2021-5-26 21:16
[求助] 关于FPGA的vga显示试验	569812499 2021-5-11	32092	芯星 2021-5-26 21:09
[求助] 如何使用git对FPGA工程进行版本管理	fengbohan1 2021-5-12	32314	芯星 2021-5-26 18:59
[求助] 为啥6input LUT只能实现32bit SRL? 为啥不实现64bit SRL？	bravexplorer 2021-5-18	22334	bravexplorer 2021-5-26 18:18
[求助] DC综合时IP的处理 ...2	翘起脚儿进社区 2021-5-24	156039	dqwuf2020 2021-5-26 11:04
[原创] fpga内不同频率的时钟之间数据的传递？不用fifo如何实现 ...2	american007 2021-4-14	115841	芯星 2021-5-26 10:33
[求助] verid调用的文件导入问题	junxliu 2021-5-25	21941	zsftm 2021-5-26 09:05
[求助] 请教一个很低级的问题 ...2	chen3ten 2021-4-7	104144	ffrontier 2021-5-25 17:06
[求助] modelsim使用do文件仿真的时候gcc命令无效	CMT99 2021-5-24	12199	A1985 2021-5-24 22:55
[转贴] 使用Haawking IDE 新建一个LED闪烁的工程	王钰 2021-5-24	02934	王钰 2021-5-24 20:56
[求助] spi-nor-flash中的read和fast read什么区别啊	851018986 2017-1-6	56078	sara9233 2021-5-24 16:07
[求助] smic18.v和smic18_neg.v这两个仿真库有什么区别啊？	dqwuf2008 2021-5-24	11639	artizei 2021-5-24 11:20
[招聘] ASIC设计总监-电源管理/音频方向	Alan.Kong 2021-5-21	22272	Alan.Kong 2021-5-24 10:14
[求助] 跪求Mentor HDL Designer Linux版本软件	鑫海宝贝 2021-5-23	01885	鑫海宝贝 2021-5-23 18:38
[原创] 请教虚拟机安装s+	atlandis 2021-5-23	02254	atlandis 2021-5-23 16:41
[求助] verilog代码的工业级开发标准是怎样的？	zqlv 2021-5-9	32444	zqlv 2021-5-22 22:13
[求助] 关于调用ISE自带IP核实现RS编解码 - [悬赏 5 信元资产]	lhbjcn 2021-5-22	22328	lhbjcn 2021-5-22 21:34
[求助] Xilinx ISE 例化一个 RS编码 IP核时不能综合？ - [悬赏 100 信元资产] ...2	naijgnay 2015-8-20	1110632	lhbjcn 2021-5-22 19:54
[求助] verdi code字号调节不生效	思慕悟言 2021-5-22	02328	思慕悟言 2021-5-22 19:25
[讨论] 关于FPGA寄存器初始化的有感而发 ...2	林间醉梦 2017-9-11	108933	dqwuf2008 2021-5-22 19:17
[资料] 北大verilog课件(内部资料)	不负时光 2021-5-22	02517	不负时光 2021-5-22 17:57
[求助] 为什么输出必须定义为reg类型呀？如何帖子中的语句。 ...2	ty_xiumud 2021-5-18	145346	ty_xiumud 2021-5-22 17:05
[求助] systemc 延时怎么给	醉里飞霜 2021-5-22	12260	phoenixson 2021-5-22 15:25
FPGA的上电复位？ ...2 3 4	hermit2008 2007-12-28	3327796	liuliqiang 2021-5-22 15:06
[原创] 请教coreconsultant	atlandis 2021-5-20	53542	atlandis 2021-5-22 11:29
[求助] 请教，霍尔器件为什么不用高组织的多晶电阻制作呢？	liya_10 2021-5-18	12045	liya_10 2021-5-22 11:27
[求助] 寻找一个可在电路图中自由组合/拆分增减层次的工具	zsftm 2021-5-21	12228	A1985 2021-5-21 19:08
[原创] 请教关于TI F2837X中CAN的问题	gongxiao 2021-5-21	02022	gongxiao 2021-5-21 13:51
[原创] 基于FPAG的音乐播放器设计【代码+框图】	王钰 2021-4-24	42611	cuiker 2021-5-20 09:34
[求助] 请教verdi怎么修改波形中字体的颜色	小蒙同学 2020-11-11	64641	havoc001 2021-5-20 09:30
[原创] vcs仿真里居然不支持fork join_any	dqwuf2020 2021-5-19	22312	dqwuf2020 2021-5-20 09:05
[求助] db和lib中无FILL cell - [已解决]	qq2007go 2021-5-19	12519	andyfan 2021-5-19 20:37
[求助] 综合后跑零延时没过，D触发器不在时钟沿与复位处跳变	青囊 2021-5-17	32161	青囊 2021-5-19 16:19

1 ... 136 137 138 139140141 142 143 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

快速发帖

站长推荐 /1