数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 136 137 138 139140141 142 143 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] Synopsys VCS2016安装	want2019 2021-8-12	02573	want2019 2021-8-12 17:19
[资料] 开源的周期精确系统级模拟器	醉里飞霜 2021-8-6	22823	MARKcz 2021-8-12 16:17
[求助] 关于SDRAM的读写	happsky 2017-6-5	22612	durbin 2021-8-12 13:32
[求助] verilog的问题 - [悬赏 30 信元资产]	z1078457781 2021-8-11	12900	beita 2021-8-11 21:17
[求助] 元器件建模	d6821_021362 2009-12-21	59854	Hiter_Hou 2021-8-11 20:56
[统计] Xilinx Spartan-6系列FPGA实际工程运行时钟统计	innovation 2021-8-11	23125	innovation 2021-8-11 17:15
[讨论] 国产FPGA应用份额如何？	chunk998 2021-2-5	43020	fire_tree_us 2021-8-11 09:23
[求助] synopsys 报warning求问 VER-318	古典牧童 2021-8-9	23355	古典牧童 2021-8-10 22:12
[求助] CSD码在Verilog中的使用	sh_zh 2021-8-10	13084	quantus 2021-8-10 17:27
Verilog-a 是干嘛用的？ ...2	victor0o0 2009-10-19	108272	yaoys0818 2021-8-10 15:12
[求助] spyglass lint检查	feiyangbaxia 2021-8-10	22775	feiyangbaxia 2021-8-10 14:37
[求助] MIPI DSI 低功耗模式下时钟问题	liulanger666 2021-8-9	22525	liulanger666 2021-8-10 09:30
[求助] quartus transceiver IP的奇怪数据	hyjyhj 2021-8-9	22462	yinyue2012 2021-8-9 17:21
[求助] 共模抑制比仿真 ...2	玉龙门徒 2013-1-15	119801	790814313 2021-8-9 14:36
[求助] 求助下面这段代码中data速率是和时钟Clk一样吗	come_on_sn 2021-8-8	52324	Y__Y 2021-8-9 12:49
[原创] cocotb—编写第一个testBench	NSSC_feng 2021-8-1	22635	冲出藩篱 2021-8-9 11:26
[求助] 好哥哥们，帮我看看这个哪里错了	youop 2021-8-8	62359	youop 2021-8-8 19:57
[原创] 自己写的Xilinx PCIe DMA Master代码工程	axpro 2013-9-8	98024	innovation 2021-8-8 18:44
哪位数字下变频DDC 的Verilog代码啊 ...2	hnuwyf 2009-10-21	1011726	zz_3070 2021-8-7 15:38
[求助] Memory的shutdown模式 ...2	ClancyLee 2021-8-5	157504	ClancyLee 2021-8-7 10:09
[讨论] ATPG流程时覆盖率太低是由MBIST导致，怎么解决	IC菜鸟无敌 2021-7-30	12613	greatao 2021-8-6 17:17
[求助] DC综合后的hold time违约 - [已解决]	xxy199763 2021-8-3	43416	xxy199763 2021-8-6 11:20
[求助] calibre2015安装问题，如图，求教如何解决 - [悬赏 500 信元资产] ...2 3 4	cyx0610 2016-4-4	3122531	jeffej 2021-8-6 10:05
[原创] common design	kk_bro 2021-8-5	02585	kk_bro 2021-8-5 18:34
[求助] 设计中使用这种明现增加设计复杂程度的RAM呀（读写口并用的，如下图），简单的不好吗？	ty_xiumud 2021-7-30	42055	ty_xiumud 2021-8-5 16:10
[求助] 分频后时钟set_false_path的问题	dqwuf2020 2021-8-5	22347	jake 2021-8-5 13:47
[原创] 请教FPGA导入的edf	atlandis 2016-6-15	45700	jihuang0212 2021-8-4 18:40
[原创] 替同学咨询：FPGA开发转IC Design的建议	durbin 2021-8-3	33150	asic_service 2021-8-4 11:31
[求助] 关于WNS TNS的关系？	IC.Michael 2018-8-11	410510	AeolusAway 2021-8-4 10:42
[资料] 扫描转换器设计	你大爷的春天 2016-10-23	43657	wpz123 2021-8-4 00:04
[原创] 分享：RS（255，239，8）译码器设计，带简单说明文档	arccosx 2014-2-27	64613	cenyusun 2021-8-3 18:36
[求助] input clock period jitter dcm_sp_inst exceeds 1.000 ns	user123random 2021-8-3	02352	user123random 2021-8-3 09:56
[原创] ubuntu cadence ius9.2安装	cqu_luj 2021-8-3	02966	cqu_luj 2021-8-3 01:42
[资料] The Verilog Hardware Description Language, 5th Ed ...2 3	hitjinlong 2015-11-18	2610258	jw216 2021-8-2 23:58
[求助] IC617各种问题	黄焖鸡 2021-7-21	32365	cdcd133 2021-8-2 17:30

1 ... 136 137 138 139140141 142 143 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

快速发帖

浏览过的版块

站长推荐 /2