在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 有大神做过FPGA的OFDM通信吗,有个问题求指教  ...2 feifan1996 2020-12-17 104547 feifan1996 2021-7-7 14:28
[求助] GVIM配置自动调整module中的变量 ty_xiumud 2021-7-6 22433 ty_xiumud 2021-7-6 14:06
[求助] VCS仿真时钟突然停止 新人帖 junnit 2021-6-16 42807 durbin 2021-7-5 18:54
[求助] FIFO的空满标志置位问题 dqwuf2008 2021-7-3 22693 A1985 2021-7-5 10:11
[求助] 关于ALTLVDS RX IP的问题。 新人帖 yuanqidefeng 2021-6-25 73013 bloodtea 2021-7-2 18:20
design linking license 关于 ISE IP 核 龙啸九天 2009-8-26 14016 脚步足迹 2021-7-1 11:32
[求助] 求购 浮点 FFT IP核 chentao0801 2021-6-28 12244 yyk123 2021-6-30 17:43
[求助] Design Compiler 新人帖 wanghonglei7782 2021-6-28 62540 wanghonglei7782 2021-6-29 21:47
[解决] 设计达人看过来,无穷序列状态编码问题 randolpha 2021-6-24 42633 randolpha 2021-6-29 18:55
[讨论] IC设计十年,这个账户12年,大家有啥想问的随便问,大牛路过就好,主要是新人们 精华3  ...23456..13 rvisk 2017-12-15 12067323 lanse000 2021-6-28 22:37
[求助] 小弟,最近在学习aurora核,编写verilog代码。实现MAP时报错如下: Rosanne1103 2015-4-15 13194 jsls0701 2021-6-28 19:55
[原创] Xilinx PCI Core BAR2读/写操作时序图 innovation 2021-6-27 02280 innovation 2021-6-27 23:40
[求助] 怎么用verilog 实现log函数? Mr.Jia 2021-6-27 23420 randolpha 2021-6-27 10:39
[求助] AXI interleaving问题求教 dqwuf2020 2021-6-25 64095 bloodtea 2021-6-26 21:08
[资料] 深亚微米FPGA结构与CAD设计  ...23 sxbyyy 2016-12-6 2814815 ww0439 2021-6-26 18:32
[求助] 存储数据的问题 Mr.Jia 2021-6-20 32492 bloodtea 2021-6-26 17:07
[求助] 应届菜鸡 求助怎么选啊? viviy 2019-9-29 63000 年轻的韭菜 2021-6-26 16:51
[原创] VCS2017.12-SP2 新人帖 Liang_Xiaoqian 2021-5-10 52485 xyloophone 2021-6-25 22:46
[求助] DC中如何报告设计中异步时钟的路径? tangchongyue 2020-4-16 65306 tangchongyue 2021-6-25 20:28
[求助] 现在synopsys官网上spyglass dqwuf2020 2021-6-25 12392 lzq7895 2021-6-25 19:37
[原创] 分享一个自己用Verilog写的时钟分频器 新人帖 zhaixin1989 2021-6-25 12462 zsftm 2021-6-25 16:42
[求助] 请教一个问题~ 关于IOB  ...2 vesper 2011-4-11 1010373 jsls0701 2021-6-25 13:35
[求助] Static Timing Analysis for Nanometer Designs 第九章关于set_output_delay的问题 秋水有恒 2021-6-21 42732 秋水有恒 2021-6-25 11:17
[原创] 谁有s家的DWC破解的办法 wucaidai 2021-6-24 02203 wucaidai 2021-6-24 22:47
[求助] sdc约束文件到底该怎么确定 计日程功 2017-7-7 64148 dqwuf2008 2021-6-23 21:33
[求助] sdram仿真问题! 569812499 2021-6-16 32370 wangyingwei 2021-6-23 14:53
[求助] Vivado HLS 新人帖 - [悬赏 30 信元资产] z1078457781 2021-6-23 12799 phoenixson 2021-6-23 13:52
[求助] ERROR:Place:1073 - Placer was unable to create RPM[OLOGIC_SHIFT_RPMS] user123random 2021-6-23 02057 user123random 2021-6-23 09:51
[求助] MDIO接口读写试验 569812499 2021-6-19 83555 smarthb 2021-6-22 13:45
[求助] 用fpga实现mii通信 国栋122 2014-3-6 53388 smarthb 2021-6-22 13:22
[求助] 关于set_max_transition Winter_H 2021-6-16 32808 loglong 2021-6-21 13:34
[招聘] 山东集成电路产业研究院招聘 FPGA数字/模拟/混合设计 软件 后端 验证 linleer0307 2020-4-14 23381 supermanwc 2021-6-21 08:18
[讨论] 子模块之间时钟问题 wenfangsibao 2021-6-18 22121 心海的一滴泪 2021-6-19 22:27
[讨论] 不同的模块之间信号交互的典型例子都有哪些? wenfangsibao 2021-6-18 62184 aizen_29 2021-6-19 11:44
各位都在用什么工具做代码审查 guzhdong 2008-6-24 33603 lxjucdos124 2021-6-19 10:17
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-30 12:05 , Processed in 0.032858 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块