EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31187|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 136 137 138 139140141 142 143 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] DVCon中国芯片设计与验证大会（上海）	撑伞看星星 2021-3-17	43373	土豆烧牛肉WOW 2021-6-10 10:12
[原创] FPGA产权保护方案概述	WALI-123 2021-6-10	02291	WALI-123 2021-6-10 09:49
[原创] CPLD&FPGA开发与应用	kevin.yang0922 2021-6-9	02255	kevin.yang0922 2021-6-9 22:23
[求助] verilog 符号"->"是什么意思？	大帅哥1989 2015-5-26	36521	wmyuestc 2021-6-9 21:14
[求助] 综合的时候如何才能不生成pvl,syn的文件	dqwuf2008 2021-6-9	32014	upsidedown 2021-6-9 17:22
[求助] 一个大型型号的DC综合问题	dqwuf2008 2021-6-9	21664	demonhunter 2021-6-9 12:52
[求助] 主从一体I2C的实现	lan673131981 2021-6-7	22154	lan673131981 2021-6-9 11:24
[求助] 如何在haps-70 s24及bio1上编写一个流水灯	坚定的阿登纳 2014-6-29	73985	VearneLiu 2021-6-8 17:18
[原创] 请教大家EDA工具装在哪个linux系统比较稳定额？ ...2	atlandis 2021-5-29	155201	hitzhabc 2021-6-8 11:40
[解决] FPGA 管脚输入高电平，但是检测不到	fengbohan1 2021-6-4	32740	西西在冰城 2021-6-8 10:04
[讨论] 自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】精华3 ...2 3 4 5 6..24	Timme 2012-8-10	239135080	芯星 2021-6-7 20:26
[招聘] 招聘FPGA工程师	boland_2 2021-6-4	32456	芯星 2021-6-7 19:57
[原创] 提供基于fpga的mipi屏方案	chenlidong 2021-6-5	22161	芯星 2021-6-7 19:53
[招聘] 招聘FPGA工程师	boland_2 2021-6-4	22207	芯星 2021-6-7 19:49
[求助] 有关加扰与解扰的困惑？	prommes 2021-5-11	12278	student2010 2021-6-7 17:28
[原创] IC 设计小白求助 verilog	jia250113255 2021-5-31	32450	student2010 2021-6-7 17:11
[资料] 高速AD/DA接口	axpro 2014-9-14	411375	EE826405848 2021-6-6 02:16
[原创] vivado hls工程文件层级设计	WALI-123 2021-6-5	02806	WALI-123 2021-6-5 22:01
[资料] 【版主提示：标题和附件不符】verilog设计中面积和速度的互换	Ethanjiang 2021-6-3	22075	dqwuf2020 2021-6-5 10:13
有没有人用FPGA实现QR分解的？ ...2	coolxwang 2009-10-13	127769	爱飞的鸟 2021-6-4 19:22
[原创] verilog手册总结	dsg_hz 2021-6-4	01791	dsg_hz 2021-6-4 16:26
[转贴] 系统级芯片(SoC)的复杂设计选择：FPGA	易灵思 2021-5-6	22309	易灵思 2021-6-4 15:20
[求助] 请教一下，TI 2837X系列CAN中的邮箱的问题	gongxiao 2021-6-3	01418	gongxiao 2021-6-3 10:21
[资料] HLS可综合systemC官方文档	mxmx 2019-4-3	84200	1072978274 2021-6-2 16:15
[求助] clocking Wizard IP核VCO问题	sellie 2021-3-8	34823	erli 2021-6-2 15:36
[求助] verilog写的计数器出现负数怎么回事？	Mr.Jia 2021-5-31	74004	Mr.Jia 2021-6-1 19:30
[求助] 无锡 OR 苏州？ ...2	赵长有 2021-4-15	118485	Dyliner02 2021-6-1 18:40
[求助] 求altera cyclone iv的远程更新方案	wangjun403 2019-5-21	52797	liuliqiang 2021-6-1 16:24
[求助] xilinx DDR2 MIG 校准不能完成	yuhaijian0112 2014-4-9	44661	wangyingwei 2021-6-1 15:24
[求助] FPGA vivado linux烧录程序	yuwade3 2016-7-11	64873	ayamitek 2021-6-1 11:03
[求助] 总线电平滤波采样多数表决中三个不同时钟沿采样用verilog应该怎么写？	Mr.Jia 2021-5-28	62385	Mr.Jia 2021-5-31 22:02
[求助] 关于SDF反标出现的WARNING	tanjunjiang 2019-3-8	25827	布丁1号 2021-5-31 21:40
[求助] 异步复位，同步释放的问题	ouyuforever 2016-9-12	84109	panfusheng007 2021-5-31 15:03
[求助] Verilog if语句中例化	jojenwong 2021-5-29	22207	smarthb 2021-5-31 11:26
[求助] DC生成网表，一般是用哪种工艺库生成的？	dqwuf2008 2021-5-31	12059	xuwenbing 2021-5-31 09:06

1 ... 136 137 138 139140141 142 143 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31187|排名: 8

快速发帖

浏览过的版块

站长推荐 /1