设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › input clock period jitter dcm_sp_inst exceeds 1.000 ...
返回列表 发新帖
查看: 1560|回复: 0

[求助] input clock period jitter dcm_sp_inst exceeds 1.000 ns

[复制链接]
user123random
发表于 2021-8-3 09:56:22 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
本帖最后由 user123random 于 2021-8-3 10:03 编辑

为何 Warning : Input Clock Period Jitter on instance test_ddr3_memory_controller.ddr3_control.pll_read.dcm_sp_inst exceeds 1.000 ns.  Locked CLKIN Period = 0.822.  Current CLKIN Period = 0.822.？

https://github.com/promach/DDR/b ... troller.v#L684-L701

ISE 项目 : DDR_Xilinx_ISE.zip (5.15 MB, 下载次数: 1 )

image.png

image.png

image.png


回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 08:06 , Processed in 0.013302 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表