数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 139 140 141 142143144 145 146 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FPGA配置OV5640，1080p or 720p	liu666666 2016-10-26	56224	dqkld 2021-7-14 13:56
[求助] Xilinx的XPE功耗评估软件设置咨询	卧龙生 2021-7-14	01630	卧龙生 2021-7-14 13:28
[求助] 编译时发生错误	xielei1 2021-7-13	33020	xielei1 2021-7-14 12:20
[资料] 数字IC架构设计：On-Chip-Bus精讲	asic_service 2021-2-28	95354	asic_service 2021-7-14 09:14
[招聘] Viagra online"Buy viagra online	liujimage 2021-7-14	02380	liujimage 2021-7-14 08:06
[原创] altera ip licese,比较全 - [悬赏 1 信元资产]	tsauamiwl 2021-6-28	73685	vsop 2021-7-13 19:34
[求助] 请教各位大佬关于case语句的问题	y_potato 2021-7-10	82642	robadi_wk 2021-7-13 16:05
[求助] 语音端点检测VAD算法求助	caoxiangrong11 2021-7-13	12362	fiser 2021-7-13 15:15
[求助] verdi按照cell name查找	lzqxiang 2021-7-12	63989	lzqxiang 2021-7-13 13:35
vim编辑verilog的妙用 ...2 3 4 5 6	heavywater 2009-9-19	5627153	durbin 2021-7-13 13:09
[讨论] 关于时钟切换的问题 ...2	xiaocui0725 2019-1-28	107508	杰克淡定 2021-7-13 11:55
[求助] 我调用sram IP块仿真q端却是Z态，这是为什么 - [悬赏 2 信元资产]	鹦鹉秋 2015-6-10	33343	学习使我快乐 2021-7-12 17:47
[求助] 硬件计算log函数（verilog），求大佬给些思路。	Mr.Jia 2021-7-11	42576	Mr.Jia 2021-7-12 17:07
[求助] vivado如何添加include路径	vongy 2015-4-11	510307	Pasingen 2021-7-11 22:42
[求助] if语句对应到电路中为什么是一个锁存器呢？	come_on_sn 2021-7-11	32365	come_on_sn 2021-7-11 19:41
[求助] 请教synopsys DC的license怎么生成 ...2	pinkoath 2010-9-11	168927	mitchell0001 2021-7-11 19:28
[转贴] Marvell 88E1111 百兆工程（FPGA）	南竹轩 2021-7-11	03182	南竹轩 2021-7-11 11:52
[求助] 请教DC里面ALIB是干嘛的？	atlandis 2015-6-11	24527	twieain 2021-7-10 15:20
[求助] 十进制有符号小数转化为二进制应该怎么写verilog？	Mr.Jia 2021-7-8	42853	randolpha 2021-7-10 10:47
[求助] 怎样在定义的memory中写入txt的数据？？（verilog）	Mr.Jia 2021-7-9	22154	Mr.Jia 2021-7-10 10:30
[求助] 使用FPGA操作nand flash 读不到ID？？？ - [悬赏 200 信元资产]	yuanhong96 2016-8-4	14421	xixd_2020 2021-7-10 07:42
[求助] 如题，这个verilog代码怎么写 - [悬赏 100 信元资产]	shiying0202 2021-7-7	43448	zzj0329 2021-7-9 13:57
[讨论] 读研方向选择soc还是加速器	lwf 2021-7-5	32713	aiqiongqiong 2021-7-9 10:36
[求助] Zynq如何将PL部分接收处理的数据传给PS部分	ltd62340177 2016-1-3	88015	dxjyoujian 2021-7-8 21:32
[求助] 关于带CLK复位的veriloga的比较器设计 - [已解决]	鸽楼寝翁 2021-2-1	55607	鸽楼寝翁 2021-7-8 21:09
[求助] 集成在X86 CPU中的PMU和独立器件pmu有什么区别	被选召的孩子 2021-7-7	22195	被选召的孩子 2021-7-8 19:09
[求助] bus access latency	bb21qwe 2021-7-8	01694	bb21qwe 2021-7-8 14:58
[求助] VIVADO只能以管理员身份运行，怎么处理啊？	菜鸟要飞 2021-7-8	22903	菜鸟要飞 2021-7-8 13:50
[求助] Verilog的functional生成端口信息问题。	hgh92626 2021-7-7	11697	hgh92626 2021-7-8 10:55
[求助] vcs-verdi联合仿真对sverilog的支持问题	玉林枫 2021-7-6	22598	gaurson 2021-7-7 18:11
[求助] 有大神做过FPGA的OFDM通信吗，有个问题求指教 ...2	feifan1996 2020-12-17	104627	feifan1996 2021-7-7 14:28
[求助] GVIM配置自动调整module中的变量	ty_xiumud 2021-7-6	22492	ty_xiumud 2021-7-6 14:06
[求助] VCS仿真时钟突然停止	junnit 2021-6-16	42944	durbin 2021-7-5 18:54
[求助] FIFO的空满标志置位问题	dqwuf2008 2021-7-3	22779	A1985 2021-7-5 10:11
[求助] 关于ALTLVDS RX IP的问题。	yuanqidefeng 2021-6-25	73092	bloodtea 2021-7-2 18:20

1 ... 139 140 141 142143144 145 146 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2