设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › vim编辑verilog的妙用
123456下一页
返回列表 发新帖
楼主: heavywater

vim编辑verilog的妙用

[复制链接]
发表于 2010-3-3 13:29:47 | 显示全部楼层
多谢啊
回复 支持 反对

举报

tzl123
发表于 2010-4-18 00:09:07 | 显示全部楼层
ddddddddddddddddddd
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

dg0222076
发表于 2010-4-18 06:09:14 | 显示全部楼层
很好的东西
回复 支持 反对

举报

sdrjlt
发表于 2010-4-18 11:31:33 | 显示全部楼层
excellent! thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tzl123
发表于 2010-4-21 23:04:15 | 显示全部楼层
ewrrrrrrrrrr
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

williamloo
发表于 2010-4-22 10:47:10 | 显示全部楼层
不过话说回来，真要是50个加法器一起用，应该写成总线形式吧？或者用并行的加法器？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

renfulin
发表于 2010-4-22 12:23:41 | 显示全部楼层
试试看在说哈。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

freeren_liming
发表于 2010-6-5 20:56:01 | 显示全部楼层
dddddddddddddddd
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

freeren_liming
发表于 2010-6-5 20:57:46 | 显示全部楼层
ddddddddddddddddddd
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

freeren_liming
发表于 2010-6-5 21:00:08 | 显示全部楼层
dddddddddddddddddddddddddddddd
回复 支持 反对

举报

下一页 »
123456下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 20:30 , Processed in 0.022425 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表