设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › vim编辑verilog的妙用

1 2 345 6 / 6 页下一页

发新帖

楼主: heavywater

vim编辑verilog的妙用

发表于 2012-8-28 18:01:28 | 显示全部楼层

回复 1# heavywater

Verilog有个generate块，可以用来完成重复的东西。

回复支持反对

发表于 2012-9-3 20:12:04 | 显示全部楼层

还用这么麻烦，c语言几句搞定
fopen()
for ()
{
fprintf()
}

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-9-3 22:25:51 | 显示全部楼层

vim有很多特性，值得探索

回复支持反对

发表于 2012-9-7 23:44:49 | 显示全部楼层

做个标记

回复支持反对

发表于 2012-9-8 15:41:27 | 显示全部楼层

回复 1# heavywater

好脚本！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-9-8 16:49:29 | 显示全部楼层

了解一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2014-9-10 23:26:09 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-7-18 22:03:51 | 显示全部楼层

学习学习

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-7-19 10:44:05 | 显示全部楼层

这个可以好好学习下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-7-21 05:35:12 | 显示全部楼层

vim怎么例化模块，有脚本吗

回复支持反对

1 2 345 6 / 6 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 20:15 , Processed in 0.025876 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表