在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[资料] Altera-FPGA烧写步骤及注意事项 新人帖 dabing3456 2019-6-16 52694 zjmcc 2021-3-31 21:21
[资料] FPGA面试题  ...23 zeal10174 2018-7-16 229986 zjmcc 2021-3-31 21:17
[资料] FPGA时序设计的好书  ...2 dingliang2017 2018-11-28 166545 zjmcc 2021-3-31 21:07
[资料] 低功耗相关学习 jmjmjm123 2019-12-19 73004 zjmcc 2021-3-31 21:03
[资料] 分享一个Verilog的资料 和FPGA的经验 尐翟 2019-11-3 94839 zjmcc 2021-3-31 20:59
[资料] fpga应用经验谈 15295373371 2019-8-1 42996 zjmcc 2021-3-31 20:49
[资料] NIOS软件开发手册(11.0) xiaoyangyu 2015-11-2 93784 zjmcc 2021-3-31 20:44
[资料] xilinx原语的使用方法pdf  ...23 RealityLI 2019-1-14 2510233 zjmcc 2021-3-31 20:20
[资料] 数字集成电路设计--hubert kaeslin lgp510775906 2020-3-30 94604 zjmcc 2021-3-31 20:17
[资料] ARM A64 ISA指令集 新人帖 bangbang92 2020-8-24 32887 zjmcc 2021-3-31 20:13
[资料] ARMv7 指令集手册 ISA 尐翟 2019-11-3 43888 zjmcc 2021-3-31 19:59
[资料] Real Analog Solutions for Digital Designers_Mixed_signal_PSpice  ...2 navis13 2012-11-5 157270 zjmcc 2021-3-31 19:51
[资料] Verilog黄金指南中文版  ...2 lgp510775906 2020-3-30 126402 zjmcc 2021-3-31 19:40
[求助] 瞬态噪声仿真 新人帖 ICpeople 2021-3-31 02149 ICpeople 2021-3-31 15:44
[求助] dc 综合的时候不插入isolation cell和level shift。 kk2009 2016-7-20 46183 494693243 2021-3-31 15:26
[求助] VHDL程序中乘法结果为小数 come_on_sn 2021-3-30 22085 come_on_sn 2021-3-30 21:05
[求助] VIVADO生成的仿真网表中的原语好奇怪 367度 2021-3-30 12373 A1985 2021-3-30 10:33
[原创] reg 变量 wire变量 always敏感变量不全 天天PDF 2011-7-13 85459 Hope801 2021-3-29 20:28
[原创] AHB,APB  ...23 中科张宇 2013-7-23 2212871 Maccurry 2021-3-29 16:59
[求助] 请大家帮忙看一下AHB中的这两根信号分别是什么? 周志鹏 2021-3-29 62316 asic_service 2021-3-29 16:13
[求助] 急求,如何用vivado综合之前的Xilinx RAMB4_S8? 新人帖 hines 2021-3-29 11885 hines 2021-3-29 10:53
[招聘] 【招聘】上市公司-SoC系统设计主管-成都 Willa.Wei 2021-3-29 01310 Willa.Wei 2021-3-29 09:55
[求助] ISE后仿问题 zerowll 2021-3-25 22357 zerowll 2021-3-28 19:18
[求助] irun无法调用fsdbDump函数 ChenshJoy 2021-3-27 22407 ChenshJoy 2021-3-28 10:32
[讨论] 关于Xilinx Virtex-5!关于eMMC5.0!  ...2 baowenhit 2015-1-28 1211253 cracker 2021-3-26 23:41
[求助] 新手求教:emmc5.1 速率问题? digital_ic_d 2016-12-22 67809 cracker 2021-3-26 23:37
[求助] 求 vManager cdns_sim.flt (已解決) tom0626 2021-3-26 02626 tom0626 2021-3-26 17:51
[求助] 为什么设计中多为上升沿采样?  ...2 周志鹏 2021-3-22 177912 loglong 2021-3-26 16:12
[求助] 研二科班生,白菜价求个中短期IC设计日常实习 新人帖 羽黑黑 2021-3-26 32428 asic_service 2021-3-26 14:34
[活动] FPGA线上技术研讨会(免费):VIVADO专场!名额有限! jackzhang 2021-3-26 043646 jackzhang 2021-3-26 13:11
[原创] 浅析Verilog阻塞赋值与非阻塞赋值的区别 catannie 2021-3-26 02901 catannie 2021-3-26 10:39
[求助] 关于跨时钟域 chang75161 2016-9-5 54745 yex 2021-3-26 10:15
[求助] synplify 如何查看 综合的top下面子模块所占的资源大小? hongfeng575 2015-9-23 12957 jackhb007 2021-3-26 08:53
[求助] FIFO里面的ram能用memory compile生成的吗? dqwuf2008 2021-3-23 42090 SimonZhamg 2021-3-25 20:18
[求助] 跪求vivado的IEEE1735 v2 encryption license buzhou2006 2021-3-25 02865 buzhou2006 2021-3-25 13:38
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-22 18:14 , Processed in 0.028904 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块