关于亚稳态恢复到稳态的问题

chanjoe525

回复 5# yaya126


   谢谢解答    我还是有疑问：如果输入是010，发生亚稳态后多级同步我就能一定能得到010吗？不会稳态到000这种状态吗？

chanjoe525

回复 6# huster


   如果输入是010，发生亚稳态后多级同步我就能一定能得到010吗？不会稳态到000这种状态吗？

chanjoe525

   

0或者1是不确定的，但是对你的结果没影响
07048097 发表于 2016-6-22 21:05

                               
登录/注册后可看大图

   为什么没影响？

yaya126

回复 12# chanjoe525
可能得到000的

chanjoe525

   

回复  chanjoe525
可能得到000的
yaya126 发表于 2016-6-29 12:15

                               
登录/注册后可看大图

   谢谢，我大概明白了：多级同步器的目的是为了让前级处于亚稳态的信号最后稳定下来，但是会稳定成什么设计者也不知道，这就需要后续逻辑了。就是说同步器阻止亚稳态的传播，但是保证不了数据的正确性。是这样子的吧？

RichKoala

回复 5# yaya126
FPGA的τ ,T0如何提取，希望不吝赐教，从那个文档获取？如果有可以给出运算方式或者截图么？

   

从器件物理来说，“0”和“1”都有自己对应的电平范围，那从0/1变化过程中的中间态，对后级采样来说就是“非0非1” MTBF = e (tr/τ)/ T0fa，用来描述亚稳态的概率， tr ：分辨时间(从时钟沿开始) τ ,T0 ：触发器参数 f ：采样时钟频率 a ：异步事件触发的频率 对于一个典型的0.25μm工艺的ASIC库中的一个触发器，我们取如下的参数：tr = 2.3ns, τ = 0.31ns, T0 = 9.6as, f=100MHZ, a = 10MHZ, MTBF = 2.01 days 即触发器每两天便可能出现一次亚稳态。这也就是我们需要采用两级或者三级同步原因。 但我个人的理解，“0/1”即使采在变化过程，对于数字逻辑来说，也是“非0即1”，那么亚稳态的意思就是，在变化的时候采用，不确定到底采到0还是1。 回到你的问题，DFF1发生亚稳态，也只是说在整个采样序列立， 到底是0多一个还是1多一个不确定。

122013137

同步器阻止亚稳态的传播，但是保证不了数据的正确性

higoogle

0也好，1也好，无所谓。亚稳态之后的下一个采样值一定是你要的值，因为跨时钟域有个前提，输入信号的时长宽度要大于接收时钟周期

qingxiangwang

   

chanjoe525 发表于 2016-6-28 21:44
回复 4# cutfor

我也想知道

hitten

一般来说使用ff打拍处理亚稳态的信号，都是单bit的控制信号，这个非常关键。
这种控制信号有一个特点，就是不会每个周期都发生跳变，而是跳变一次，就会处于长时间的恒定状态。
假如第二拍已经稳定，但是并不知道是0还是1.
如果你要的是1，稳态刚好也是1，那就没有任何问题；
但是假如稳态时0，那么等到下一个cycle就会变成1，这样只不过会让控制信号晚一拍到达而已。