在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[资料] 《深入浅出玩转fpga》pdf电子书共享  ...2 wsz561208 2015-10-14 126429 Bao191 2021-4-8 23:59
[原创] 5G/B5G基带,私人定制,“秒”手可得 新人帖 minghuanju 2021-4-8 02071 minghuanju 2021-4-8 10:07
[求助] 关于uart接收模块的 奇偶校验的问题 weizqsocool 2021-4-7 02116 weizqsocool 2021-4-7 22:13
[求助] I2C/SPI这种通信接口应该如何做IO约束 mysoul 2021-3-16 44198 andywang3791 2021-4-7 10:55
[求助] 请问有大佬知道是否有xilinx开发板使用qspi psram的吗? 新人帖 always2 2021-4-6 01517 always2 2021-4-6 15:59
[求助] 求SMIC 28nm memory compiler dqwuf2020 2021-4-5 12157 leadway1314 2021-4-6 15:22
[原创] vcs加密verilog代码的方法 justinherman 2021-4-6 03060 justinherman 2021-4-6 12:28
[原创] 基于FPGA的3D视频开发,不断更新中...  ...23 gvi-tech 2014-12-13 2514720 ikanbilis 2021-4-6 10:35
[求助] 关于利用NC-Verilog进行前仿真的问题 新人帖 Amyha 2021-4-5 22175 Amyha 2021-4-5 19:07
[资料] FPGA开发实用教程 zyqbluesky 2015-11-2 73961 zjmcc 2021-4-5 10:12
[资料] Hardware - Interscience Introduction to DSP and Filter Design  ...2 shubh_ic 2013-3-28 196870 zjmcc 2021-4-5 10:07
[资料] Xilinx配置入门指南  ...23 suyang27 2011-4-4 2110805 zjmcc 2021-4-5 10:01
[资料] SystemVerilog for Design  ...2 xiaohanhaowei 2017-1-14 197320 zjmcc 2021-4-5 09:58
[求助] Stratix系列如何重新配置LUT? ibenben666 2021-4-4 01241 ibenben666 2021-4-4 20:03
[求助] axi总线narrow传输问题 1252005989 2021-4-3 33289 randolpha 2021-4-4 09:05
[求助] 资源求助,求好心人帮忙下载xilinx 的xapp1169.zip文件 zm19830216 2021-4-3 01943 zm19830216 2021-4-3 06:45
[求助] Design_compiler和Design_vision用哪个来综合呢? dqwuf2008 2021-4-2 32090 jiaoda 2021-4-2 23:55
[资料] fpga资料 customabcd 2014-8-17 43313 zjmcc 2021-4-2 21:08
[资料] fpga常用调试技术  ...234 xingchen112 2013-5-19 3317538 zjmcc 2021-4-2 21:07
[资料] FPGA时序分析与逻辑优化 shenhao198801 2015-8-28 43363 zjmcc 2021-4-2 20:33
[资料] Xilinx官方的6个EDK实验(中文版) zyqbluesky 2015-11-2 52968 zjmcc 2021-4-2 20:29
[资料] Digital Transmission of Analog Signals shubh_ic 2013-3-28 23523 zjmcc 2021-4-2 20:27
[资料] System C Methodologis and Applications shoaibsaiufuddi 2013-3-25 64716 zjmcc 2021-4-2 20:23
[资料] 亚稳态  ...2 850398386 2015-6-24 158423 zjmcc 2021-4-2 20:08
[资料] 分享一波资料 fpgawuhan 2016-9-3 74366 zjmcc 2021-4-2 19:58
[资料] (Kluwer) Verilog Quickstart zxopenwgb 2016-9-19 62781 zjmcc 2021-4-2 19:53
[原创] 乘法器优化之booth乘法 羽无芯 2021-1-29 25784 shuangwen 2021-4-2 19:53
[求助] 请教一个DFI协议中dfi_wrdata_en与dfi_rddata_en两个信号的问题 钢铁孙 2017-7-11 14403 careywang1991 2021-4-2 17:47
[求助] Xilinx DDR4 IP 如何测试? bravexplorer 2021-4-1 12576 wangyingwei 2021-4-2 15:54
[求助] 求教:关于AHB总线的几个问题 dqwuf2008 2021-4-2 41911 asic_service 2021-4-2 15:50
[求助] SMIC.18工艺提取寄生参数时cmax,cmin,typical都要后仿吗? 摩卡咖啡 2021-4-2 11655 智乐 2021-4-2 11:27
[求助] vivado [Labtools 27-3412]错误怎么解决? 白无常 2020-6-5 17560 susezeng 2021-4-1 10:18
[讨论] 0in CDC huanguestc002 2014-5-6 88990 chinaqu 2021-4-1 10:03
[资料] RS译码中改进型欧几里德算法的研究及其FPGA实现 张毓堃 2019-2-27 83654 zjmcc 2021-3-31 21:24
[资料] Advance Verification Techniques  ...2 vantan2710 2019-4-26 106242 zjmcc 2021-3-31 21:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-22 18:16 , Processed in 0.026624 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块