数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 140 141 142 143144145 146 147 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


design linking license 关于 ISE IP 核	龙啸九天 2009-8-26	14049	脚步足迹 2021-7-1 11:32
[求助] 求购浮点 FFT IP核	chentao0801 2021-6-28	12324	yyk123 2021-6-30 17:43
[求助] Design Compiler	wanghonglei7782 2021-6-28	62599	wanghonglei7782 2021-6-29 21:47
[解决] 设计达人看过来,无穷序列状态编码问题	randolpha 2021-6-24	42723	randolpha 2021-6-29 18:55
[讨论] IC设计十年，这个账户12年，大家有啥想问的随便问，大牛路过就好，主要是新人们精华3 ...2 3 4 5 6..13	rvisk 2017-12-15	12068126	lanse000 2021-6-28 22:37
[求助] 小弟，最近在学习aurora核，编写verilog代码。实现MAP时报错如下：	Rosanne1103 2015-4-15	13241	jsls0701 2021-6-28 19:55
[原创] Xilinx PCI Core BAR2读/写操作时序图	innovation 2021-6-27	02382	innovation 2021-6-27 23:40
[求助] 怎么用verilog 实现log函数？	Mr.Jia 2021-6-27	23515	randolpha 2021-6-27 10:39
[求助] AXI interleaving问题求教	dqwuf2020 2021-6-25	64181	bloodtea 2021-6-26 21:08
[资料] 深亚微米FPGA结构与CAD设计 ...2 3	sxbyyy 2016-12-6	2815179	ww0439 2021-6-26 18:32
[求助] 存储数据的问题	Mr.Jia 2021-6-20	32568	bloodtea 2021-6-26 17:07
[求助] 应届菜鸡求助怎么选啊？	viviy 2019-9-29	63072	年轻的韭菜 2021-6-26 16:51
[原创] VCS2017.12-SP2	Liang_Xiaoqian 2021-5-10	52580	xyloophone 2021-6-25 22:46
[求助] DC中如何报告设计中异步时钟的路径？	tangchongyue 2020-4-16	65501	tangchongyue 2021-6-25 20:28
[求助] 现在synopsys官网上spyglass	dqwuf2020 2021-6-25	12424	lzq7895 2021-6-25 19:37
[原创] 分享一个自己用Verilog写的时钟分频器	zhaixin1989 2021-6-25	12536	zsftm 2021-6-25 16:42
[求助] 请教一个问题~ 关于IOB ...2	vesper 2011-4-11	1010495	jsls0701 2021-6-25 13:35
[求助] Static Timing Analysis for Nanometer Designs 第九章关于set_output_delay的问题	秋水有恒 2021-6-21	42792	秋水有恒 2021-6-25 11:17
[原创] 谁有s家的DWC破解的办法	wucaidai 2021-6-24	02226	wucaidai 2021-6-24 22:47
[求助] sdc约束文件到底该怎么确定	计日程功 2017-7-7	64246	dqwuf2008 2021-6-23 21:33
[求助] sdram仿真问题！	569812499 2021-6-16	32425	wangyingwei 2021-6-23 14:53
[求助] Vivado HLS - [悬赏 30 信元资产]	z1078457781 2021-6-23	12887	phoenixson 2021-6-23 13:52
[求助] ERROR:Place:1073 - Placer was unable to create RPM[OLOGIC_SHIFT_RPMS]	user123random 2021-6-23	02135	user123random 2021-6-23 09:51
[求助] MDIO接口读写试验	569812499 2021-6-19	83665	smarthb 2021-6-22 13:45
[求助] 用fpga实现mii通信	国栋122 2014-3-6	53465	smarthb 2021-6-22 13:22
[求助] 关于set_max_transition	Winter_H 2021-6-16	32897	loglong 2021-6-21 13:34
[招聘] 山东集成电路产业研究院招聘 FPGA数字/模拟/混合设计软件后端验证	linleer0307 2020-4-14	23513	supermanwc 2021-6-21 08:18
[讨论] 子模块之间时钟问题	wenfangsibao 2021-6-18	22189	心海的一滴泪 2021-6-19 22:27
[讨论] 不同的模块之间信号交互的典型例子都有哪些？	wenfangsibao 2021-6-18	62260	aizen_29 2021-6-19 11:44
各位都在用什么工具做代码审查	guzhdong 2008-6-24	33679	lxjucdos124 2021-6-19 10:17
[资料] pcie2.0协议 ...2 3	blackman00000 2017-1-9	2313299	lzmilypforev 2021-6-19 07:13
[转贴] ieee.std_logic_signed.all和ieee.std_logic_unsigned.all同时用出现报错！	最后的和弦 2021-6-18	12660	最后的和弦 2021-6-18 15:36
[求助] 关于补码的加法和乘法运算 ...2 3 4 5	larlyii 2011-5-31	4230298	smarthb 2021-6-18 11:17
JESD204B IP core	mylove8725 2016-3-8	23307	designstart 2021-6-17 17:45
[求助] 想在OR1200最小SOC系统上加上SPI接口功能，spi用的是opencores上的simple_spi，但是找不到spi flash	zh17863817115 2020-12-23	32601	lg20025779 2021-6-17 17:04

1 ... 140 141 142 143144145 146 147 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2