数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 143 144 145 146147148 149 150 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[转贴] 使用Haawking IDE 新建一个LED闪烁的工程	王钰 2021-5-24	03510	王钰 2021-5-24 20:56
[求助] spi-nor-flash中的read和fast read什么区别啊	851018986 2017-1-6	56375	sara9233 2021-5-24 16:07
[求助] smic18.v和smic18_neg.v这两个仿真库有什么区别啊？	dqwuf2008 2021-5-24	11760	artizei 2021-5-24 11:20
[招聘] ASIC设计总监-电源管理/音频方向	Alan.Kong 2021-5-21	22463	Alan.Kong 2021-5-24 10:14
[求助] 跪求Mentor HDL Designer Linux版本软件	鑫海宝贝 2021-5-23	01992	鑫海宝贝 2021-5-23 18:38
[原创] 请教虚拟机安装s+	atlandis 2021-5-23	02450	atlandis 2021-5-23 16:41
[求助] verilog代码的工业级开发标准是怎样的？	zqlv 2021-5-9	32697	zqlv 2021-5-22 22:13
[求助] 关于调用ISE自带IP核实现RS编解码 - [悬赏 5 信元资产]	lhbjcn 2021-5-22	22576	lhbjcn 2021-5-22 21:34
[求助] Xilinx ISE 例化一个 RS编码 IP核时不能综合？ - [悬赏 100 信元资产] ...2	naijgnay 2015-8-20	1111263	lhbjcn 2021-5-22 19:54
[求助] verdi code字号调节不生效	思慕悟言 2021-5-22	02456	思慕悟言 2021-5-22 19:25
[讨论] 关于FPGA寄存器初始化的有感而发 ...2	林间醉梦 2017-9-11	109499	dqwuf2008 2021-5-22 19:17
[资料] 北大verilog课件(内部资料)	不负时光 2021-5-22	02738	不负时光 2021-5-22 17:57
[求助] 为什么输出必须定义为reg类型呀？如何帖子中的语句。 ...2	ty_xiumud 2021-5-18	145689	ty_xiumud 2021-5-22 17:05
[求助] systemc 延时怎么给	醉里飞霜 2021-5-22	12481	phoenixson 2021-5-22 15:25
FPGA的上电复位？ ...2 3 4	hermit2008 2007-12-28	3328840	liuliqiang 2021-5-22 15:06
[原创] 请教coreconsultant	atlandis 2021-5-20	53999	atlandis 2021-5-22 11:29
[求助] 请教，霍尔器件为什么不用高组织的多晶电阻制作呢？	liya_10 2021-5-18	12263	liya_10 2021-5-22 11:27
[求助] 寻找一个可在电路图中自由组合/拆分增减层次的工具	zsftm 2021-5-21	12419	A1985 2021-5-21 19:08
[原创] 请教关于TI F2837X中CAN的问题	gongxiao 2021-5-21	02177	gongxiao 2021-5-21 13:51
[原创] 基于FPAG的音乐播放器设计【代码+框图】	王钰 2021-4-24	42831	cuiker 2021-5-20 09:34
[求助] 请教verdi怎么修改波形中字体的颜色	小蒙同学 2020-11-11	64944	havoc001 2021-5-20 09:30
[原创] vcs仿真里居然不支持fork join_any	dqwuf2020 2021-5-19	22475	dqwuf2020 2021-5-20 09:05
[求助] db和lib中无FILL cell - [已解决]	qq2007go 2021-5-19	12756	andyfan 2021-5-19 20:37
[求助] 综合后跑零延时没过，D触发器不在时钟沿与复位处跳变	青囊 2021-5-17	32374	青囊 2021-5-19 16:19
[求助] 请教PAD的选择问题	Callback81 2021-5-17	32479	kk2009 2021-5-19 07:18
[求助] 求助关于CAN总线空闲和离线的一个问题	gongxiao 2021-5-18	01668	gongxiao 2021-5-18 15:53
primetime命令使用请教！ ...2 3	hoboyong 2004-11-17	2811733	huhu1 2021-5-18 15:20
[招聘] 招聘数字IC设计工程师	semi_bamboo 2015-9-1	43457	wangfulei 2021-5-17 23:36
[原创] sysverilog	Liz6868 2021-5-17	11625	A1985 2021-5-17 18:19
[讨论] 总线的“物理内容”是什么？	wenfangsibao 2021-5-16	11376	gaurson 2021-5-17 17:54
[求助] 芯片设计中，如何用时钟的双沿来采数据？	dqwuf2008 2021-3-1	92524	y23angchen 2021-5-17 16:19
[求助] 运用system generator FDATool设计FIR滤波器问题	jfjfjfking 2012-9-19	23544	gggggkkkkklllll 2021-5-17 16:03
[原创] Verdi使用手册	songsong001 2021-5-11	32045	smarthb 2021-5-17 15:12
[求助] design compiler 综合出来的面积为什么这么大？	zhang113 2020-1-12	63256	studentedu 2021-5-17 14:09
[资料] IP核加法器	mdy-郭柏荣 2019-8-14	42438	敬田来 2021-5-17 12:09

1 ... 143 144 145 146147148 149 150 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2