综合后跑零延时没过，D触发器不在时钟沿与复位处跳变

青囊 · 发表于 2021-5-17 21:58:44

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由青囊于 2021-5-17 22:52 编辑

捕获1.PNG

上图分别对应端口信号和网表描述
crc为输出信号，其在红色标线后面跳变了，可此时的时钟信号和复位信号都无效。按理D触发器只有当时钟沿或者异步复位有效时才跳变，这种情况有没有人遇到。

fangll · 发表于 2021-5-17 22:31:01

语文让描述不清，看不懂

gaurson · 发表于 2021-5-18 17:52:43

综合后应该cell有自己的延时，不算完全零延时吧？仿真选项可以拿出来看看吗？

青囊 · 发表于 2021-5-19 16:19:11

gaurson 发表于 2021-5-18 17:52
综合后应该cell有自己的延时，不算完全零延时吧？仿真选项可以拿出来看看吗？ ...

感谢！问题最终解决了，跑的时候没有反标综合得到的sdf，最终原因是产生异步复位信号的代码有点问题，在crc跳变那里可能产生毛刺，虽然0延迟仿真没有显示毛刺，但仿真器还是会在那里复位（波形显示上复位信号没有毛刺，但是仿真还是给复位了），最终修改代码后重新综合，零延迟和加上sdf的都就没有问题了。

[求助] 综合后跑零延时没过，D触发器不在时钟沿与复位处跳变