在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6470|回复: 8

[求助] Zynq如何将PL部分接收处理的数据传给PS部分

[复制链接]
发表于 2016-1-3 19:18:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
PL部分挂了DDR3,高速AD采集到的数据在PL处理后在DDR3缓存,我想的是通过AXI GP传给PS部分,但具体不知道怎么做,网上的教程也很少,是要把PL部分的程序做成一个AXI总线的IP吗?还是要另外添加AXI FIFO stream 来传递数据给PS。。
发表于 2016-1-4 15:56:20 | 显示全部楼层
HP接口更合适,使用AXI Stream接口高速传输。
发表于 2016-1-4 21:38:09 | 显示全部楼层
可以不加FIFO的,只要不涉及到时钟域切换。利用AXI中ready信号的反馈作用即可
发表于 2016-3-18 17:04:45 | 显示全部楼层
简单通用的做法用AXI INTERCONNECT,把AXI接口导出,然后添加进自己的IP
发表于 2016-3-19 19:11:14 | 显示全部楼层
回复 1# ltd62340177


    PL侧的DDR控制器选择axi接口,那么PS可以通过AXI_HP或者AXI_GP接口直接读取DDR中的数据。
AXI_HP和GP就是带宽差别。
发表于 2016-3-20 13:10:59 | 显示全部楼层
5楼的建议很有道理!
发表于 2016-3-21 18:42:15 | 显示全部楼层
用AXI HP这是PL端的程序 我试过了 是好用的

axi4_mm2s_video_dma.v

10.81 KB, 下载次数: 32 , 下载积分: 资产 -2 信元, 下载支出 2 信元

axi4_s2mm_video_dma.v

14.66 KB, 下载次数: 28 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2016-3-21 18:42:55 | 显示全部楼层
回复 1# ltd62340177


   能请问一下 你是如何用PL控制DDR3的 是用自带的IP核吗
发表于 2021-7-8 21:32:23 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:25 , Processed in 0.023074 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表