在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1826|回复: 4

[求助] VCS仿真时钟突然停止

[复制链接]
发表于 2021-6-16 16:02:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位兄弟,我现在用vcs verdi调试一个FPGA设计,仿真时间比较长,仿真了快3800us还没有跑完,昨晚九点开始跑,今天下午三点来看,发现时钟停掉了,并且是三个时钟都停止了,一个给axi的时钟,一个给DDR的时钟,一个给FPGA的时钟,都是很简单的always块延迟赋值来着。想问问有什么可能的原因么,第一次遇到这种问题?
时钟赋值块在这
image.png

仿真波形在这,3500us仿真停止了
image.png
发表于 2021-6-17 14:51:53 | 显示全部楼层
后面不是时钟停了,是已经到了最后的时间,工具多拖一段让你看起来舒服一点。
发表于 2021-6-17 16:47:30 | 显示全部楼层
finish语句执行了把
 楼主| 发表于 2021-7-5 18:26:06 | 显示全部楼层


loglong 发表于 2021-6-17 14:51
后面不是时钟停了,是已经到了最后的时间,工具多拖一段让你看起来舒服一点。 ...


谢谢,我也发现是这个问题,已经到了仿真最后的时间,所以没波形了
发表于 2021-7-5 18:54:29 | 显示全部楼层
学习!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-27 10:01 , Processed in 0.020711 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表