在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6811|回复: 10

Verilog-a 是干嘛用的?

[复制链接]
发表于 2009-10-19 20:58:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
只知道Verilog HDL,今天看到一个Verilog-a,一样吗?
发表于 2009-10-19 21:15:13 | 显示全部楼层
我也想知道
发表于 2009-10-19 21:36:48 | 显示全部楼层
想学习。。。
发表于 2009-10-19 21:38:51 | 显示全部楼层
为什么不google一下呢?:)
还有verilog/vhdl-ams, cadence搞的mixed signal用的hdl
比spice抽象层次高,可以一定程度解决verilog bhv model不“精确”的不足
仿真速度会比verilog慢,比spice要快很多
还可以查阅一下DMS方面的东西,cadence最新的关于mixed signal方面的东东^_^
发表于 2009-10-20 10:15:05 | 显示全部楼层
貌似用来对模拟电路进行建模的
没用过,具体baidu吧
发表于 2011-4-27 09:46:01 | 显示全部楼层
baidu......
发表于 2011-4-28 01:09:38 | 显示全部楼层
有Verilog A的规范 可以查看下
发表于 2011-4-28 09:27:15 | 显示全部楼层
对模拟电路进行建模的
发表于 2020-11-26 14:36:59 | 显示全部楼层
作用上类似于spice,在数模混合调试的时候有很关键的作用
发表于 2021-7-29 14:49:08 | 显示全部楼层
涨姿势
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-13 11:17 , Processed in 0.023671 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表