在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4590|回复: 4

[原创] 请教FPGA导入的edf

[复制链接]
发表于 2016-6-15 10:52:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用目的是将用synplify 将design生成edf文件,然后导入virtex6中生成bit file。

其中design里调用了sram IP core,所以我先用ISE生成memory,然后将.v文件放到synplify里面综合出网表。
然后在ISE里调用design wrapper,同时将edf放到工程里。然后在translation options里面设置 sram相应的xco的路径

结果跑出来error

/u0_line_buf' with type 'sram_tp_120x960' could not be resolved. A pin name
   misspelling can cause this, a missing edif or ngc file, case mismatch between
   the block name and the edif or ngc file name, or the misspelling of a type
   name. Symbol 'sram_tp_120x960' is not supported in target 'virtex6'


请问大家,这种情况如何处理?
发表于 2016-6-15 11:21:16 | 显示全部楼层
1)synplify中加入设计文件(包括sram_tp_120x960.v),综合出edf文件
2)ISE新建工程,Top-level soure type类型选择EDIF,input design选择1)中的edf,以及ucf
3)Implement Design属性->Translate Properties->Macro Search Path选择sram_tp_120x960.ngc的路径
 楼主| 发表于 2016-6-15 11:51:03 | 显示全部楼层
非常感谢,很好的解决了我的问题
 楼主| 发表于 2016-6-15 11:56:50 | 显示全部楼层
回复 2# atomdust


   非常感谢,很好的解决了我的问题,我之前没有指定ngc的位置。其中第二步可以不用吧?这个edf只是ISE工程的一个很小的部分,不是top level.
发表于 2021-8-4 18:40:48 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:18 , Processed in 0.042918 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表