EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 132 133 134 135136137 138 139 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 【资料】：CMOS模拟集成电路设计与仿真实例-基于Cadence ADE ...2	mmm906 2020-4-16	187680	MARKcz 2021-7-30 09:41
[求助] 关于tcl换行的请教	gyf1989 2015-10-5	45912	gyf1989 2021-7-29 14:47
[求助] 请问一下，重庆有什么做数字IC设计的公司？	木木夕MMX 2021-7-29	12295	YYFFLLMMNN 2021-7-29 10:29
[求助] AXI4 unaligned read 问题请教 ...2	bysg312 2021-7-24	105783	bysg312 2021-7-28 22:22
[求助] 用verilog写一个环形振荡器应该怎么写	余独不觉 2021-7-28	32816	DemoYe 2021-7-28 16:24
[求助] 后仿sram模型与sdf时序反标问题	Marvin.Liang 2019-8-17	56227	Marvin.Liang 2021-7-28 09:18
[求助] verilog的问题 - [已解决]	z1078457781 2021-7-27	32720	黑桃ACE 2021-7-27 21:22
[求助] verilog中调用模块和调用任务task有什么区别	522526tl 2014-12-3	79021	Top_Zhang 2021-7-27 11:19
[讨论] TI ads1278项目开发	nini816 2021-7-27	02087	nini816 2021-7-27 11:10
[原创] Verilgo参数化MUX写法	圈圈1997 2021-7-26	02249	圈圈1997 2021-7-26 22:16
[原创] altera 的fir ip核使用经验和问题 ...2 3	weizhiheng 2014-2-18	2919766	weizhiheng 2021-7-26 22:12
[求助] 下图中虚线标注的路径为什么不存在呢？	come_on_sn 2021-7-13	72539	come_on_sn 2021-7-26 17:46
[原创] 波形系统三大关键点解析	zuozeshu 2021-7-26	01852	zuozeshu 2021-7-26 16:44
[求助] vivado自带的例子工程BFT完成的是什么功能呀	come_on_sn 2021-7-24	11746	come_on_sn 2021-7-24 16:22
[求助] M0 系列MCU wafer 功能测试原理 - [已解决] ...2	wrhwindboy 2018-6-10	179031	courageheart 2021-7-24 11:14
[讨论] 【yosys】开源eda综合软件yosys，是不是不需要时序约束文件	spiral 2021-7-18	12992	spiral 2021-7-24 09:48
[求助] DRC检查错误	黄焖鸡 2021-7-23	21611	黄焖鸡 2021-7-23 14:28
[资料] 1	jacky_mx 2018-8-11	95499	songwenshuai 2021-7-23 10:05
[招聘] 互联网大厂招聘SOC前端设计（ARM）-北京/上海	chrissirhc 2021-7-3	52749	chrissirhc 2021-7-22 17:12
[求助] PrimePower GUI启动失败！！！	SiPhantom001 2021-7-22	12207	xuwenbing 2021-7-22 16:40
[求助] 数模混合仿真中怎么设置数字模块出来的时钟信号的上升沿时间	他们叫我小日 2021-7-16	22597	他们叫我小日 2021-7-22 14:40
[求助] 设计了一个模块，要用DC评估其最大的工作频率	dqwuf2008 2021-7-22	11952	A1985 2021-7-22 12:18
[求助] Lattice diamond 3.12 布局布线报错Place & Route Design error - [悬赏 10 信元资产]	菜就做验证 2021-7-22	13580	菜就做验证 2021-7-22 10:46
[求助] 新建库连接到工艺库的时候出了点问题	黄焖鸡 2021-7-22	01665	黄焖鸡 2021-7-22 09:51
[求助] 为什么大的计数器要拆分成2个小的计数器呢？	dqwuf2008 2021-7-20	52494	dqwuf2008 2021-7-22 09:38
[求助] VCS仿真，ctrl+c无法退出，怎么回事啊	bzxylyz 2018-3-21	77688	chentb1990 2021-7-21 18:29
[求助] 请问，数字IC设计和深度学习相结合的就业岗位有什么呢？	Franz_L 2021-7-21	12221	w819161899 2021-7-21 14:32
[招聘] 5000元现金寻找做无线传感器网络 matlab仿真的高手！！！现金酬谢	chenwen3678 2021-7-21	01953	chenwen3678 2021-7-21 13:34
[求助] 如何让一个DSP计算多个乘法	aiqiongqiong 2021-7-20	12270	aiqiongqiong 2021-7-21 10:38
[求助] Verilog代码使用归约运算的作用与简单的与判断有什么不同吗	ty_xiumud 2021-7-19	32294	ty_xiumud 2021-7-21 09:08
[求助] 生成symbol失败	黄焖鸡 2021-7-20	21950	黄焖鸡 2021-7-20 18:47
[讨论] 求教 ddr 基本概念	lltmx1019 2012-10-25	53499	jasongeng 2021-7-20 10:34
[求助] 仿真VCS时为什么会出现如图中的错误呢？	木木夕MMX 2021-7-19	42187	jmf 2021-7-20 08:48
[求助] VCS后仿MUX D0->S delay不固定，导致err	masure 2021-6-29	22271	masure 2021-7-20 00:18
[求助] 哪里有可以验证AXI master/slave的程序？	dqwuf2008 2021-7-16	42151	黑桃ACE 2021-7-19 21:25

1 ... 132 133 134 135136137 138 139 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

快速发帖

浏览过的版块

站长推荐 /1