EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 31124|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 132 133 134 135136137 138 139 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Zynq如何将PL部分接收处理的数据传给PS部分	ltd62340177 2016-1-3	87560	dxjyoujian 2021-7-8 21:32
[求助] 关于带CLK复位的veriloga的比较器设计 - [已解决]	鸽楼寝翁 2021-2-1	55127	鸽楼寝翁 2021-7-8 21:09
[求助] 集成在X86 CPU中的PMU和独立器件pmu有什么区别	被选召的孩子 2021-7-7	21946	被选召的孩子 2021-7-8 19:09
[求助] bus access latency	bb21qwe 2021-7-8	01597	bb21qwe 2021-7-8 14:58
[求助] VIVADO只能以管理员身份运行，怎么处理啊？	菜鸟要飞 2021-7-8	22628	菜鸟要飞 2021-7-8 13:50
[求助] Verilog的functional生成端口信息问题。	hgh92626 2021-7-7	11576	hgh92626 2021-7-8 10:55
[求助] vcs-verdi联合仿真对sverilog的支持问题	玉林枫 2021-7-6	22361	gaurson 2021-7-7 18:11
[求助] 有大神做过FPGA的OFDM通信吗，有个问题求指教 ...2	feifan1996 2020-12-17	104282	feifan1996 2021-7-7 14:28
[求助] GVIM配置自动调整module中的变量	ty_xiumud 2021-7-6	22265	ty_xiumud 2021-7-6 14:06
[求助] VCS仿真时钟突然停止	junnit 2021-6-16	42570	durbin 2021-7-5 18:54
[求助] FIFO的空满标志置位问题	dqwuf2008 2021-7-3	22495	A1985 2021-7-5 10:11
[求助] 关于ALTLVDS RX IP的问题。	yuanqidefeng 2021-6-25	72829	bloodtea 2021-7-2 18:20
design linking license 关于 ISE IP 核	龙啸九天 2009-8-26	13904	脚步足迹 2021-7-1 11:32
[求助] 求购浮点 FFT IP核	chentao0801 2021-6-28	12073	yyk123 2021-6-30 17:43
[求助] Design Compiler	wanghonglei7782 2021-6-28	62357	wanghonglei7782 2021-6-29 21:47
[解决] 设计达人看过来,无穷序列状态编码问题	randolpha 2021-6-24	42437	randolpha 2021-6-29 18:55
[讨论] IC设计十年，这个账户12年，大家有啥想问的随便问，大牛路过就好，主要是新人们精华3 ...2 3 4 5 6..13	rvisk 2017-12-15	12064845	lanse000 2021-6-28 22:37
[讨论] 数字设计的成长阶梯大讨论 ...2 3 4 5	qiang0204 2013-3-28	4429932	lanse000 2021-6-28 22:33
[求助] 小弟，最近在学习aurora核，编写verilog代码。实现MAP时报错如下：	Rosanne1103 2015-4-15	13066	jsls0701 2021-6-28 19:55
[原创] Xilinx PCI Core BAR2读/写操作时序图	innovation 2021-6-27	02068	innovation 2021-6-27 23:40
[求助] 怎么用verilog 实现log函数？	Mr.Jia 2021-6-27	23160	randolpha 2021-6-27 10:39
[求助] AXI interleaving问题求教	dqwuf2020 2021-6-25	63874	bloodtea 2021-6-26 21:08
[资料] 深亚微米FPGA结构与CAD设计 ...2 3	sxbyyy 2016-12-6	2813975	ww0439 2021-6-26 18:32
[求助] 存储数据的问题	Mr.Jia 2021-6-20	32309	bloodtea 2021-6-26 17:07
[求助] 应届菜鸡求助怎么选啊？	viviy 2019-9-29	62813	年轻的韭菜 2021-6-26 16:51
[原创] VCS2017.12-SP2	Liang_Xiaoqian 2021-5-10	52263	xyloophone 2021-6-25 22:46
[求助] DC中如何报告设计中异步时钟的路径？	tangchongyue 2020-4-16	65006	tangchongyue 2021-6-25 20:28
[求助] 现在synopsys官网上spyglass	dqwuf2020 2021-6-25	12255	lzq7895 2021-6-25 19:37
[原创] 分享一个自己用Verilog写的时钟分频器	zhaixin1989 2021-6-25	12315	zsftm 2021-6-25 16:42
[求助] 请教一个问题~ 关于IOB ...2	vesper 2011-4-11	1010068	jsls0701 2021-6-25 13:35
[求助] Static Timing Analysis for Nanometer Designs 第九章关于set_output_delay的问题	秋水有恒 2021-6-21	42576	秋水有恒 2021-6-25 11:17
[原创] 谁有s家的DWC破解的办法	wucaidai 2021-6-24	02114	wucaidai 2021-6-24 22:47
[求助] sdc约束文件到底该怎么确定	计日程功 2017-7-7	63947	dqwuf2008 2021-6-23 21:33
[求助] sdram仿真问题！	569812499 2021-6-16	32182	wangyingwei 2021-6-23 14:53
[求助] Vivado HLS - [悬赏 30 信元资产]	z1078457781 2021-6-23	12556	phoenixson 2021-6-23 13:52

1 ... 132 133 134 135136137 138 139 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 31124|排名: 11

快速发帖

浏览过的版块

站长推荐 /1