在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6117|回复: 7

[求助] 如何对modesim对Vivado生成的网表文件进行仿真?

[复制链接]
发表于 2019-9-4 15:26:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助:
我现在有一个模块,通过vivado综合后生成了网表文件.edf,程序调用该模块,能用vivado自带的仿真工具进行功能仿真,仿真结果正确。
现在遇到一个问题,我想用modesim对该网表文件进行仿真,不知道该怎么仿真?(自己加文件后,该模块无结果输出)
请各位有经验的大侠指点一下。
十分感谢。
发表于 2019-9-4 19:27:32 | 显示全部楼层
你可以直接设置vivado的仿真工具为modelsim,就可以直接用modelsim来仿真。
 楼主| 发表于 2019-9-6 10:02:10 | 显示全部楼层


robberxiong 发表于 2019-9-4 19:27
你可以直接设置vivado的仿真工具为modelsim,就可以直接用modelsim来仿真。


感谢回复。你说的这种方法,是可行的。

但我想正面解决这个问题,想直接用modesim调用,不知道有什么办法没有?
发表于 2020-5-17 16:35:55 | 显示全部楼层
write_sdf -mode timesim -force -quiet ./$PROJECT/postsim_lib/post_sim.sdf
write_verilog -mode timesim -sdf_anno true -force ./$PROJECT/postsim_lib/post_sim.v
发表于 2020-5-17 17:25:19 | 显示全部楼层


Fantom_Ya 发表于 2020-5-17 16:35
write_sdf -mode timesim -force -quiet ./$PROJECT/postsim_lib/post_sim.sdf
write_verilog -mode timesi ...


别忘了加上仿真库文件
/$install_dirs/Vivado/2018.3/data/verilog/src/unisims
发表于 2020-5-17 22:28:28 | 显示全部楼层
xilinx有专门IP的网表仿真文件, 你也可以用生成.vm来仿真
发表于 2020-9-5 17:23:38 | 显示全部楼层
我也尝试了综合后的网表,建立新工程然后仿真。但是新工程仿真的结果,与原工程仿真结果不同,请问你是可以正常仿真吗?
发表于 2021-9-22 01:01:01 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 05:04 , Processed in 0.027106 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表