EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31123|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 131 132 133 134135136 137 138 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] sigma delta adc中滤波器字长的确定	xiewushuang 2021-7-15	62253	xiewushuang 2021-7-15 17:45
[求助] 虚拟时钟需要设uncertainty吗？	dqwuf2008 2021-7-15	21956	dqwuf2008 2021-7-15 17:04
[求助] 异步FIFO相关问题求教	梦醒依惜醉 2021-4-27	42437	helimpopo 2021-7-15 16:40
[原创] 请教：perl，tcl和Shell的区别 ...2 3	wang07 2010-12-28	2819496	skydreamer 2021-7-15 16:26
[求助] 如何在microblaze搭建的系统内抓取spi的输出波形	hawkgreen 2021-7-15	02498	hawkgreen 2021-7-15 10:47
[求助] 奈奎斯特区和采样定理理解	110500623 2010-6-12	56189	fiser 2021-7-14 19:03
[讨论] ICG enable signal 是怎样设计的？	wenfangsibao 2021-7-1	12108	fiser 2021-7-14 18:42
[求助] 问一个FIFO FULL/EMPTY的问题	dqwuf2008 2021-7-3	12281	fiser 2021-7-14 18:40
[求助] 第三方IP在FPGA上原型验证的问题？	dqwuf2008 2021-7-14	11915	A1985 2021-7-14 17:30
[求助] star rcxt 2018 license	jiangweiwei1120 2021-7-14	02506	jiangweiwei1120 2021-7-14 16:53
[求助] DFT 提高SDFFYRPQ寄存器未串链导致test coverage过低问题	jenniferzhao 2021-7-14	02290	jenniferzhao 2021-7-14 14:41
[求助] FPGA配置OV5640，1080p or 720p	liu666666 2016-10-26	55846	dqkld 2021-7-14 13:56
[求助] Xilinx的XPE功耗评估软件设置咨询	卧龙生 2021-7-14	01507	卧龙生 2021-7-14 13:28
[求助] 编译时发生错误	xielei1 2021-7-13	32691	xielei1 2021-7-14 12:20
[资料] 数字IC架构设计：On-Chip-Bus精讲	asic_service 2021-2-28	94959	asic_service 2021-7-14 09:14
[招聘] Viagra online"Buy viagra online	liujimage 2021-7-14	02203	liujimage 2021-7-14 08:06
[原创] altera ip licese,比较全 - [悬赏 1 信元资产]	tsauamiwl 2021-6-28	73264	vsop 2021-7-13 19:34
[求助] 请教各位大佬关于case语句的问题	y_potato 2021-7-10	82386	robadi_wk 2021-7-13 16:05
[求助] 语音端点检测VAD算法求助	caoxiangrong11 2021-7-13	12094	fiser 2021-7-13 15:15
[求助] verdi按照cell name查找	lzqxiang 2021-7-12	63559	lzqxiang 2021-7-13 13:35
vim编辑verilog的妙用 ...2 3 4 5 6	heavywater 2009-9-19	5625594	durbin 2021-7-13 13:09
[讨论] 关于时钟切换的问题 ...2	xiaocui0725 2019-1-28	106891	杰克淡定 2021-7-13 11:55
[求助] 我调用sram IP块仿真q端却是Z态，这是为什么 - [悬赏 2 信元资产]	鹦鹉秋 2015-6-10	32984	学习使我快乐 2021-7-12 17:47
[求助] 硬件计算log函数（verilog），求大佬给些思路。	Mr.Jia 2021-7-11	42285	Mr.Jia 2021-7-12 17:07
[求助] vivado如何添加include路径	vongy 2015-4-11	59791	Pasingen 2021-7-11 22:42
[求助] if语句对应到电路中为什么是一个锁存器呢？	come_on_sn 2021-7-11	32139	come_on_sn 2021-7-11 19:41
[求助] 请教synopsys DC的license怎么生成 ...2	pinkoath 2010-9-11	168433	mitchell0001 2021-7-11 19:28
[转贴] Marvell 88E1111 百兆工程（FPGA）	南竹轩 2021-7-11	02793	南竹轩 2021-7-11 11:52
[求助] 请教DC里面ALIB是干嘛的？	atlandis 2015-6-11	23995	twieain 2021-7-10 15:20
[求助] 十进制有符号小数转化为二进制应该怎么写verilog？	Mr.Jia 2021-7-8	42615	randolpha 2021-7-10 10:47
[求助] 怎样在定义的memory中写入txt的数据？？（verilog）	Mr.Jia 2021-7-9	21854	Mr.Jia 2021-7-10 10:30
[求助] 使用FPGA操作nand flash 读不到ID？？？ - [悬赏 200 信元资产]	yuanhong96 2016-8-4	13980	xixd_2020 2021-7-10 07:42
[求助] 如题，这个verilog代码怎么写 - [悬赏 100 信元资产]	shiying0202 2021-7-7	43111	zzj0329 2021-7-9 13:57
[讨论] 读研方向选择soc还是加速器	lwf 2021-7-5	32444	aiqiongqiong 2021-7-9 10:36
[求助] Zynq如何将PL部分接收处理的数据传给PS部分	ltd62340177 2016-1-3	87559	dxjyoujian 2021-7-8 21:32

1 ... 131 132 133 134135136 137 138 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31123|排名: 11

快速发帖

浏览过的版块

站长推荐 /1