EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31123|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 127 128 129 130131132 133 134 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 大家有推荐的画卡诺图的软件吗	baymaxily 2021-8-24	22050	fengbohan1 2021-8-26 09:35
[求助] 求xilinx系列fpga芯片ip核详解电子书	liyan_xj 2016-4-19	74331	hydroa 2021-8-25 18:51
[求助] offer选择急救，该选择新思Synopsys还是华为 - [悬赏 100 信元资产] ...2 3	fuxiaolicaicai 2019-10-11	2217959	randolpha 2021-8-24 19:37
[求助] verilog - [悬赏 30 信元资产]	z1078457781 2021-8-12	43354	学习使我快乐 2021-8-24 15:46
[求助] IC入行方向问题	l6557088 2021-8-22	12647	ht_lch 2021-8-23 23:59
[其它] 夸时钟域处理	wxl_123 2021-8-17	53429	lw_chiang 2021-8-23 17:08
[原创] fpga实现tdc，锁存延时链数据时候的亚稳态处理	xiaomai515 2014-7-26	44134	冲啊，tdc 2021-8-23 11:31
[求助] 抗辐照	守候幸福1994 2021-8-22	13297	lewispoiuy 2021-8-22 20:28
[统计] 比较Altera与Xilinx的同一项目占用FPGA资源	Pasingen 2021-7-13	12719	durbin 2021-8-22 15:57
[讨论] 跨时钟域FIFO的老话题：快时钟域的地址信息如何同步到慢时钟域？ ...2 3 4 5	sharpwinner 2012-10-25	4635360	durbin 2021-8-22 15:56
[资料] Altera DE2_115 光盘资料分享	yhsy1002 2017-4-19	63373	durbin 2021-8-22 15:55
[原创] 2019 ISSCC-Processors 处理器	Wanye_guo 2019-7-26	52148	durbin 2021-8-22 15:53
[原创] 求教sdram缓存图像的问题	durbin 2021-8-21	02630	durbin 2021-8-21 18:00
[求助] vivado中例化一个时钟IP核，一直提示错误 ...2	come_on_sn 2021-8-20	1310634	come_on_sn 2021-8-21 15:35
求教高手：leonardo spectrum's license ...2	zdf77 2003-8-20	117604	tomasrexliu 2021-8-21 15:05
[原创] emacs auto-gen	yex 2021-8-20	02630	yex 2021-8-20 19:30
[原创] 国产FPGA公司，AGM上海遨格芯微电子有限公司	sjzdzzgc 2016-2-24	46831	18676796057 2021-8-20 18:23
[转贴] AGM微电子发布高性能的兼容FPGA方案	sjzdzzgc 2015-9-7	26516	18676796057 2021-8-20 18:18
关于modelsim的小问题	bluefire 2004-3-26	710525	ricvadim 2021-8-20 17:39
关于design compiler	wilson 2003-8-8	44107	ricvadim 2021-8-20 17:39
[讨论] vivado 综合引导语句	fengbohan1 2021-8-5	32486	fengbohan1 2021-8-20 16:03
[求助] 小白求助，如何用verilog实现一个Sram 阵列。	fengluan83 2021-8-20	12617	轩辕志瑜 2021-8-20 12:58
[求助] VHDL中两个4bit数相加得到5bit，一直提示错误	come_on_sn 2021-8-20	42247	come_on_sn 2021-8-20 10:48
[求助] 怎样设计高速的D触发器？ ...2	88王道 2016-12-28	107833	y23angchen 2021-8-20 09:15
[资料] FPGA实现的实时流水线连通域标记算法文档和代码精华3	ccpp123 2017-1-20	34144	superd 2021-8-20 08:11
[求助] Verdi出现警告	ArcherSun 2021-8-17	52452	ArcherSun 2021-8-19 21:51
[招聘] 上海传感器芯片公司招聘	17150875305 2019-3-26	22499	黑桃ACE 2021-8-19 21:20
[原创] 基于Camera Link和PCIe DMA的多通道视频采集和显示系统	axpro 2021-5-9	22450	ygyl421 2021-8-18 16:50
[求助] 不太明白注释中的asserted是什么意思	come_on_sn 2021-8-11	42453	come_on_sn 2021-8-17 19:45
[求助] 数模混合仿真出错	黄焖鸡 2021-8-17	13389	黄焖鸡 2021-8-17 15:30
[求助] AMS仿真遇到如下问题	黄焖鸡 2021-8-17	32094	黄焖鸡 2021-8-17 15:29
[求助] 数模混合步骤	黄焖鸡 2021-8-16	42553	黄焖鸡 2021-8-17 15:05
[求助] 请问一个关于生成格雷码的问题 ...2	jamesning 2014-3-14	127060	ward_chen 2021-8-16 10:32
[原创] Spartan-6触发器控制信号的扇出数量统计方式	innovation 2021-8-15	12358	innovation 2021-8-15 20:47
[原创] 基于Xilinx LUT6设计高效紧凑的2:1 Bus Mux	innovation 2021-8-15	22581	lans0625 2021-8-15 20:36

1 ... 127 128 129 130131132 133 134 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31123|排名: 11

快速发帖

浏览过的版块

站长推荐 /1