数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 123 124 125 126127128 129 130 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] VCS 仿真报错	sxg1647606637 2022-1-11	52697	sxg1647606637 2022-1-19 08:59
[求助] 大家有推荐的可以设置波特率的串口调试软件吗？	come_on_sn 2022-1-17	22152	come_on_sn 2022-1-18 23:16
[求助] 请教IDELAYCTRL的相关问题 ...2	djqlyy2922 2022-1-17	105083	innovation 2022-1-18 21:50
[求助] matlab hdlsetuptoolpath 设置请教	chenpenghjh3 2022-1-18	02332	chenpenghjh3 2022-1-18 09:32
[讨论] Visio中如何自动编号	1oveyy 2022-1-16	02483	1oveyy 2022-1-16 21:22
[资料] design compiler 入门详细步骤 ...2 3 4 5 6..7	princecity 2016-9-10	6226584	michael6172 2022-1-16 01:55
[求助] 关于Verilog语法的一点小困惑	come_on_sn 2022-1-10	42290	come_on_sn 2022-1-14 17:07
[求助] 算法移植出现问题	菜鸟学习fpga 2021-12-22	72894	菜鸟学习fpga 2022-1-14 16:01
[求助] innovus嵌套任务提交到集群的问题	thomas_qu 2022-1-14	02209	thomas_qu 2022-1-14 11:04
求助，DLL可以完全用verilog写吗？相关书籍推荐？ ...2	liandan 2008-6-24	1614792	dqwuf2008 2022-1-14 10:54
[求助] UVM实战第一个例子编译错误	啦啦啦123456 2022-1-12	21340	Zhangshuan 2022-1-13 20:54
[原创] AXI3.0接口模块与AXI4.0接口模块相连接需要注意什么？？？	52927605@qq.com 2018-9-27	12984	dqwuf2008 2022-1-13 16:21
[求助] 低功耗设计中UPF保留寄存器	Roysunal 2022-1-11	42782	coolbear2021 2022-1-13 13:55
[求助] Coretools生成的IP 参数 - [已解决]	玉林枫 2022-1-13	43241	玉林枫 2022-1-13 13:50
[求助] vcs仿真报错 ...2	sxg1647606637 2022-1-12	124983	sxg1647606637 2022-1-13 11:21
[求助] ZYNQ7000DDR3管脚分配 - [悬赏 50 信元资产]	z1078457781 2022-1-12	12409	jinj198908 2022-1-13 09:44
[原创] DC综合时，寄存器不稳定的复位逻辑报错	echo123 2021-10-29	42876	innovation 2022-1-12 20:11
[求助] VIVADO ip核复制问题 - [已解决] ...2	TUJzzz 2021-12-21	187716	zzj0329 2022-1-12 19:28
[求助] spectreverilog仿真	858965467 2022-1-12	12328	858965467 2022-1-12 19:20
[招聘] 海思半导体数字前端设计/验证招聘	hm502 2022-1-10	73303	hm502 2022-1-12 10:02
[资料] High Performance Integer Arithmetic Circuit Design on FPGA Architecture ...2 3 4	janf739 2017-6-19	3915257	zhsh94 2022-1-12 07:41
[原创] 新书印刷好了 ...2 3 4	coyoo 2015-9-30	3515442	rainlym09 2022-1-11 14:18
[求助] 请教一下怎么批量重生成IP核	djqlyy2922 2022-1-10	22323	djqlyy2922 2022-1-11 14:00
[求助] 设计中如何知道哪些地方需要做多周期路径约束的设置？	dqwuf2008 2022-1-11	32193	huatiantian 2022-1-11 11:47
[求助] 关于VCS软件license使用上限的问题	thomas_qu 2022-1-11	01986	thomas_qu 2022-1-11 11:20
[求助] vesa dsc硬件实现	440实验室 2020-3-25	44846	440实验室 2022-1-11 11:02
[求助] 逻辑实现256bit大位宽算术乘法器 ...2	yuwanyu 2019-4-24	1811044	Toxic_lm 2022-1-10 22:54
[求助] 就业求助：Serdes和SATA、PCIe、Ethernet等的关系	FilERRRRR_ 2021-11-2	53416	wonderwind 2022-1-10 11:32
[求助] 请问异步FIFO中为什么需要使用格雷码来表示指针呢 ...2 3 4	come_on_sn 2021-10-11	3712126	come_on_sn 2022-1-10 00:01
[资料] MIPI-CSI-2 HOST CONTROLLER	iamtony 2022-1-8	12182	student321 2022-1-9 20:47
[活动] 【Zynq征文】搭建zynq-7000的PS硬件平台--DDR3接口集成与配置精华1	gaochy1126 2013-2-28	27344	huatiantian 2022-1-9 17:37
[求助] 谁有SOLVNET账号，帮忙下个DCT的Lab，链接见内文。 ...2 3	qwpsmile 2012-8-20	2314104	ht_lch 2022-1-9 13:03
[原创] vivado原型验证环境问题总结	IC.Michael 2022-1-5	14845	IC.Michael 2022-1-9 11:25
[求助] gate sim的timing violation问题	Han_aa 2021-12-24	84398	Han_aa 2022-1-8 15:39
[求助] memory compiler生成的sram要初始化吗？	dqwuf2008 2022-1-7	22626	loglong 2022-1-7 20:39

1 ... 123 124 125 126127128 129 130 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

快速发帖

浏览过的版块

站长推荐 /2