EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31123|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 119 120 121 122123124 125 126 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 职业发展求助	心风绝影 2021-11-26	22554	心风绝影 2021-12-1 17:42
[招聘] 招聘兼职讲师：模拟版图和形式验证方向	wang19871001 2021-12-1	01697	wang19871001 2021-12-1 09:40
[求助] 采集示波器信号进行处理 ...2	Holmes爱嘤嘤 2021-11-25	104612	Holmes爱嘤嘤 2021-12-1 09:18
[求助] SRAM的retention voltage如何确定？	nettlefish123 2021-11-30	12161	coolbear2021 2021-12-1 08:52
[招聘] 招聘老师啦，做USB3.0协议和PLL模拟电路的过来看看呀	wang19871001 2021-11-25	11648	saipolo 2021-11-30 23:12
[招聘] 兼职讲师：形式验证和USB3.0 协议	wang19871001 2021-11-29	12156	wang19871001 2021-11-30 17:14
[求助] 子模块 set_input/output_delay set_min_delay	学习使我快乐 2021-11-24	83002	学习使我快乐 2021-11-30 14:39
[求助] 有大佬做过利用OpenFPGA平台生成FPGA软核吗？ - [悬赏 50 信元资产]	kangliyu 2021-11-30	11784	innovation 2021-11-30 13:22
求MT48LC8M16A2行为级仿真模型	wangee 2009-5-9	22937	jackzhang 2021-11-29 21:20
[求助] FIFO存储器选择	雨中有座沧浪亭 2021-11-29	22360	loglong 2021-11-29 14:18
[求助] 关于带power 和 gnd的单元的综合问题	sharpmental1979 2021-11-25	22547	sharpmental1979 2021-11-27 11:13
[解决] 【菜鸟提问】Verilog头文件没有效果 ...2	踟蹰的天 2021-11-23	156133	踟蹰的天 2021-11-26 23:22
[讨论] 请问Xilinx是否推荐基于Slice内部的专用Multiplexers（F7MUX, F8MUX, F9MUX）实现宽输入的逻辑表达...	innovation 2021-9-17	23207	innovation 2021-11-26 20:06
[求助] 关于Synopsys 的.lib和.db文件的问题	yzx90333 2017-12-12	47315	拾西 2021-11-26 16:19
[求助] 求DS28C36完整版datasheet - [悬赏 500 信元资产]	hustzkl 2021-11-26	02383	hustzkl 2021-11-26 09:01
[求助] 【菜鸟求助】关于SMIC库	2126271775 2021-11-25	02131	2126271775 2021-11-25 22:55
[求助] AXI总线的问题 - [悬赏 10 信元资产]	kangliyu 2021-11-23	95706	aegeus 2021-11-25 19:20
[求助] 求购STM32兼容外设ip	smalltalk 2021-11-23	12120	鸥鸟忘机 2021-11-25 18:02
[求助] FPGA开发时的问题 - [已解决]	kangliyu 2021-11-23	72728	kangliyu 2021-11-25 13:44
[求助] 关于编译时总报10839错误的问题.	xvb13135 2019-8-2	86368	nannan666 2021-11-24 22:26
[原创] FPGA Tools Synthesis QoR Benchmark 精华3 ...2 3 4	Timme 2013-6-22	3628812	keepfaith4ever 2021-11-24 11:17
[求助] 时序电路的敏感信号不知道到底最多应该可以写几个，才能综合成电路？ ...2	wangmeng_sail 2021-11-18	144205	cfly_chang 2021-11-24 09:19
[原创] CMOS 比较器学习总结 ...2	wkp1992101 2019-5-21	146774	greener 2021-11-23 23:36
[求助] 求助：ISE14.7 如何查看报告中的等效门电路	luxifaweifeng 2015-12-23	56182	adoniswoo 2021-11-23 19:20
[求助] 反标问题： encounter 导出的setload setres sdf spef spf 的用途和区别	hua2011sz 2011-12-6	57277	IC未入门的小波 2021-11-23 19:09
[求助] 请问DC综合的乘法器是什么类型的？有必要再用verilog专门写一个乘法器吗？ ...2	wangxuede220 2010-10-19	1713282	用户年轻化 2021-11-23 17:15
[求助] verilog代码问题	小花321 2021-11-23	62490	smarthb 2021-11-23 15:46
[求助] 求v-tcam_ts40gtcam111hsetss	stevenchung 2021-11-22	11971	stevenchung 2021-11-23 15:21
[求助] verilog if(en)和if(en==1'b1)有区别吗？综合的电路都是一样的吗？	a7565169 2021-11-16	62569	qq1035963065 2021-11-23 11:45
[统计] 为何数字后端需求这么大？详细的划分岗位实在是多	wang19871001 2021-11-23	03096	wang19871001 2021-11-23 11:36
[求助] 前端做综合的时候set_clock_transition设定问题	xbllzf 2021-11-23	01642	xbllzf 2021-11-23 11:06
[求助] altera fifo异常问题	fascinate_lyd 2021-11-22	11695	smarthb 2021-11-23 10:04
[转贴] 求教关于一段式uart rx部分的代码	sktwo 2021-11-19	12233	zzj0329 2021-11-22 17:36
[求助] 这样写Vivado会综合成BlockMemory吗	PayPal 2021-11-11	63118	PayPal 2021-11-22 17:15
[求助] 如何将CPU执行的代码快速下载到片内SRAM中？ - [已解决]	chensiheng 2021-11-17	42503	chensiheng 2021-11-21 19:40

1 ... 119 120 121 122123124 125 126 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31123|排名: 11

快速发帖

浏览过的版块

站长推荐 /1