数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31235|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 119 120 121 122123124 125 126 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] centos7破解verdi2016失败	kgdqvfp 2022-1-21	12285	kgdqvfp 2022-1-22 22:15
[求助] dual port RAM 和 single port RAM 有何区别？	knight197667 2022-1-22	12650	国际米兰 2022-1-22 12:24
[求助] ICC做floorplan时的sliver size是如何转换为keepout的？	agumonx 2020-5-15	32692	agumonx 2022-1-22 08:39
[讨论] 求助：谁有Atmel串行I2C EEPROM的AT24C系列Verilog 模型啊？或者下载地址 ...2	丰满的芒果 2014-11-18	199601	luosuhua2008 2022-1-21 16:32
[求助] VCS的2014版以及往后的.spf文件用什么指令解压或者安装 ...2	qwer20 2017-2-28	108011	forlorm 2022-1-21 10:49
[求助] VMware打开Redhat系统卡在进度条进不了系统	Yeannis 2022-1-20	01847	Yeannis 2022-1-20 14:38
[求助] Vivado 下用户定义带参数化的IP核例化请教	chenpenghjh3 2022-1-14	12564	smarthb 2022-1-20 12:04
[讨论] 高频时钟同步的时钟与数据	ningyuan198 2022-1-13	83518	smarthb 2022-1-20 11:41
[原创] verilog中的escape \ 的signal通常用在什么情况下	EDAStar 2022-1-7	52869	EDAStar 2022-1-20 09:14
[求助] 中断控制器设计相关问题（中断向量） - [已解决]	Jasonszm 2022-1-13	52818	y23angchen 2022-1-19 16:35
[求助] xilinx的两三个bank不供电，是否会引起fpga工作不正常？	fkl523 2016-9-27	710216	afeionline 2022-1-19 14:29
[求助] VCS 仿真报错	sxg1647606637 2022-1-11	52633	sxg1647606637 2022-1-19 08:59
[求助] 大家有推荐的可以设置波特率的串口调试软件吗？	come_on_sn 2022-1-17	22090	come_on_sn 2022-1-18 23:16
[求助] 请教IDELAYCTRL的相关问题 ...2	djqlyy2922 2022-1-17	104942	innovation 2022-1-18 21:50
[求助] matlab hdlsetuptoolpath 设置请教	chenpenghjh3 2022-1-18	02251	chenpenghjh3 2022-1-18 09:32
[讨论] Visio中如何自动编号	1oveyy 2022-1-16	02407	1oveyy 2022-1-16 21:22
[资料] design compiler 入门详细步骤 ...2 3 4 5 6..7	princecity 2016-9-10	6226104	michael6172 2022-1-16 01:55
[求助] 关于Verilog语法的一点小困惑	come_on_sn 2022-1-10	42222	come_on_sn 2022-1-14 17:07
[求助] 算法移植出现问题	菜鸟学习fpga 2021-12-22	72823	菜鸟学习fpga 2022-1-14 16:01
[求助] innovus嵌套任务提交到集群的问题	thomas_qu 2022-1-14	02133	thomas_qu 2022-1-14 11:04
求助，DLL可以完全用verilog写吗？相关书籍推荐？ ...2	liandan 2008-6-24	1614650	dqwuf2008 2022-1-14 10:54
[求助] UVM实战第一个例子编译错误	啦啦啦123456 2022-1-12	21303	Zhangshuan 2022-1-13 20:54
[原创] AXI3.0接口模块与AXI4.0接口模块相连接需要注意什么？？？	52927605@qq.com 2018-9-27	12926	dqwuf2008 2022-1-13 16:21
[求助] 低功耗设计中UPF保留寄存器	Roysunal 2022-1-11	42719	coolbear2021 2022-1-13 13:55
[求助] Coretools生成的IP 参数 - [已解决]	玉林枫 2022-1-13	43152	玉林枫 2022-1-13 13:50
[求助] vcs仿真报错 ...2	sxg1647606637 2022-1-12	124815	sxg1647606637 2022-1-13 11:21
[求助] ZYNQ7000DDR3管脚分配 - [悬赏 50 信元资产]	z1078457781 2022-1-12	12339	jinj198908 2022-1-13 09:44
[原创] DC综合时，寄存器不稳定的复位逻辑报错	echo123 2021-10-29	42801	innovation 2022-1-12 20:11
[求助] VIVADO ip核复制问题 - [已解决] ...2	TUJzzz 2021-12-21	187523	zzj0329 2022-1-12 19:28
[求助] spectreverilog仿真	858965467 2022-1-12	12268	858965467 2022-1-12 19:20
[招聘] 海思半导体数字前端设计/验证招聘	hm502 2022-1-10	73226	hm502 2022-1-12 10:02
[资料] High Performance Integer Arithmetic Circuit Design on FPGA Architecture ...2 3 4	janf739 2017-6-19	3915044	zhsh94 2022-1-12 07:41
[原创] 新书印刷好了 ...2 3 4	coyoo 2015-9-30	3515061	rainlym09 2022-1-11 14:18
[求助] 请教一下怎么批量重生成IP核	djqlyy2922 2022-1-10	22257	djqlyy2922 2022-1-11 14:00
[求助] 设计中如何知道哪些地方需要做多周期路径约束的设置？	dqwuf2008 2022-1-11	32139	huatiantian 2022-1-11 11:47

1 ... 119 120 121 122123124 125 126 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31235|排名: 8

快速发帖

浏览过的版块

站长推荐 /1