EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 122 123 124 125126127 128 129 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ModelSim仿带有upf的设计, 电源激励从哪里加？？？	浩然若枫 2016-3-4	85311	noname丶 2021-11-8 14:41
[求助] 二维reg和FPGA里面的RAM，行为模型为什么有差异？ ...2 3	helimpopo 2021-11-7	256776	innovation 2021-11-8 13:02
flip-flop是什么意思？ ...2 3 4	3650054 2003-11-11	3645277	chentb1990 2021-11-8 11:29
VCS MX网表仿真反标sdf文件的问题 ...2	cocoxue 2006-10-13	1018825	pamc 2021-11-7 10:09
各位大哥，有人遇到过用比较器构成的RC振荡器吗？	srh719 2004-11-15	85559	JingKe 2021-11-6 11:36
[求助] 用fpga只做导线连接i2c 的双向端口怎么处理 ...2 3	lotfy 2020-9-18	207525	cxyfisher 2021-11-5 10:47
[求助] DSI_RX与DSC DECODER集成，中间需要frame buffer，这个buffer多大呢？	boli5521 2021-11-4	12180	smarthb 2021-11-5 09:58
[求助] 模拟前端	aoligeixiaoshu 2021-11-3	32604	aoligeixiaoshu 2021-11-4 18:39
[原创] vivado2015.4 simulator 存储所有信号到 .wdb 文件并打开波形文件查看波形	wide_road 2016-3-11	14484	obigeyes 2021-11-4 17:05
[求助] 关于moseldim 后仿 disable 部分寄存器timing 问题	教父 2021-11-4	02139	教父 2021-11-4 15:51
[讨论] ubuntu16.04安装synopsys求助	荆雪伊人 2017-3-5	43254	jjee 2021-11-4 14:51
[原创] 终于下载到了 RobustVerilog parser	wide_road 2013-10-11	69020	huatiantian 2021-11-4 14:36
[求助] VCS URG检查覆盖率，如何去除FULLCASE的DEFAULT分支检查	denis22380978 2014-8-23	87122	bysg312 2021-11-4 14:06
[原创] 请教ptpx功耗仿真	atlandis 2020-7-10	42940	dabing52 2021-11-4 12:01
[求助] verilog代码求助，太菜鸟，自己搞很久不懂	yyixx 2015-11-19	714381	smarthb 2021-11-4 10:25
[求助] 请问一下，galaxy_docs_2018.06 vcsmx_docs_2018.09 是干什么的呢？	木木夕MMX 2021-11-3	12206	puxiancheng 2021-11-4 09:30
[讨论] Modelsim前仿真波形与NC-verilog/Active-HDL不一致？ ...2	xiaocat85 2012-3-23	139557	炎焱 2021-11-3 22:17
[求助] 代码管理工具	雨中有座沧浪亭 2021-10-29	43147	fengbohan1 2021-11-3 17:22
[解决] $readmemh 函数可以综合吗	fengbohan1 2021-11-3	54573	fengbohan1 2021-11-3 17:13
[求助] verilog开源源码	jiachuankang 2021-8-1	52560	fengbohan1 2021-11-3 15:00
[求助] VCS进行综合后的网表功能仿真出错 - [悬赏 100 信元资产]	tanjunjiang 2019-12-9	65057	noname丶 2021-11-3 10:39
[招聘] 熟悉模拟电路设计老师	wang19871001 2021-11-3	02190	wang19871001 2021-11-3 10:06
[求助] GDS请教	雨中有座沧浪亭 2021-11-2	02001	雨中有座沧浪亭 2021-11-2 22:07
[资料] vcs代码覆盖率使用方法 ...2	厚娇07 2019-6-1	166560	sshapy_1314 2021-11-2 14:58
[求助] 外部逻辑和MicroBlaze交换数据	林间醉梦 2017-3-17	35054	thmoasmary 2021-11-2 14:41
[求助] Verilog新手求助 - [悬赏 50 信元资产]	983601062 2021-10-30	82865	cfly_chang 2021-11-2 13:49
[求助] 组合电路中用非阻塞赋值	雨中有座沧浪亭 2021-10-31	42434	Y__Y 2021-11-1 23:30
[求助] 用SDK编译microblaze提示错误如下	come_on_sn 2021-11-1	0841	come_on_sn 2021-11-1 16:38
[招聘] 芯片行业工程师老师和助教 ...2	wang19871001 2021-10-14	114953	EDAStar 2021-11-1 13:19
[求助] xilinx的开发板只能通过经销商购买吗	sktwo 2021-11-1	12215	fei_yang 2021-11-1 11:18
有人跑通过openrisc 1200没？ ...2	easybad 2008-5-25	179746	huatiantian 2021-10-30 13:07
[求助] navigator的使用问题 - [阅读权限 255] - [已解决]	北风1号 2021-10-29	4489	北风1号 2021-10-30 09:11
[求助] verilog综合后电路查看工具 ...2	雨中有座沧浪亭 2021-10-28	106180	echo123 2021-10-29 17:46
[求助] 数字IC校招Offer咨询	滂沱大雨i 2021-10-28	62327	luojh19960316 2021-10-29 17:34
[原创] 这家FPGA“小公司”凭什么可以与赛灵思和英特尔两大巨头正面对决？	jackzhang 2021-10-28	32699	jackzhang 2021-10-29 17:25

1 ... 122 123 124 125126127 128 129 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 13

快速发帖

浏览过的版块

站长推荐 /1