在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 1440090531

[求助] FPGA slice资源占用过高怎么解决

[复制链接]
发表于 2021-11-26 14:54:42 | 显示全部楼层


1440090531 发表于 2021-11-26 10:49
首先谢谢您这么耐心的解答!我使用的是xilinx的FPGA,型号是xc7a100tcsg324,软件是vivado2018.2,综合和 ...


不知道什么原因,你的贴图,我的电脑显示不出来,所以看不见。


您说的(1)(3)我代码里确实也有用到,但是基本上不会大改了

因素(1)不是RTL代码的问题,是布局/布线约束参数,如果是这个因素占主要(但这个不太好有明确的判断方法),那你可以放心添加设计,如果原设计约束过松,软件优化程度不够的话,你添加设计后,软件可重新优化布局、布线来满足你的要求,这种情况你可以理解为是工具软件努力程度不够,资源紧张相当于是虚警。

因素(3)不想修改代码的话,可以考虑利用工具软件的Reduce Control Sets这个优化选项(我对vivado不熟,你翻一翻软件,应该不难找,但我印象中vivado默认这个优化选项应该是打开了的,而且vivado相对ISE还有一个进步,可以设定优化阈值)。

如果你基本能确定(2)、(3)、(4)条在RTL代码中不严重的话,你这个设计继续添加应该问题不大。
 楼主| 发表于 2021-11-27 11:16:27 | 显示全部楼层


innovation 发表于 2021-11-26 14:54
不知道什么原因,你的贴图,我的电脑显示不出来,所以看不见。
因素(1)不是RTL代码的问题,是布局/布线 ...


好的  您说的我都明白了  感谢您耐心的解答
发表于 2021-11-29 14:31:32 | 显示全部楼层
楼主可以看下control set多少,有没有关系呢
 楼主| 发表于 2021-11-30 19:31:32 | 显示全部楼层


keepfaith4ever 发表于 2021-11-29 14:31
楼主可以看下control set多少,有没有关系呢


请问这个在哪里可以看呢
发表于 2021-12-1 10:51:26 | 显示全部楼层


1440090531 发表于 2021-11-25 09:27
现在时钟频率10M   已经很低了


這取決你使用的FPGA等級,與邏輯複雜度,你可實驗看看,降低時鐘頻率後資源占用是否有所改變?試結果,我們再接著討論。
 楼主| 发表于 2021-12-1 11:34:57 | 显示全部楼层


jasper0608 发表于 2021-12-1 10:51
這取決你使用的FPGA等級,與邏輯複雜度,你可實驗看看,降低時鐘頻率後資源占用是否有所改變?試結果,我 ...


好的  谢谢您的提醒
发表于 2022-1-28 14:52:14 | 显示全部楼层
好东西,谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 09:37 , Processed in 0.019555 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表