在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2108|回复: 5

[求助] 刚学FPGA小白一枚,请教各位大神关于vivado调用IP核的问题

[复制链接]
发表于 2022-1-22 21:36:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
什么情况下要使用IP Integrator创建block design呢?
不是可以直接在IP catalog里面选择IP核进行配置,然后在源程序里进行实例化调用不就行了,为啥还用创建block design?学习quartus的时候好像就没有这功能。

发表于 2022-1-25 11:09:34 | 显示全部楼层
原理图输入或者rtl输入都可以,看你自己选择了
发表于 2022-1-25 19:49:54 | 显示全部楼层
有的人喜欢先写好各个moudule然后建一个原理图连线,这样是挺好看的,大学教材里也是这么教的。但实际大家还是写rtl直接例化的,可移植性要强很多,毕竟你又不可能永远只用vivado
发表于 2022-1-29 23:12:38 | 显示全部楼层
block design支持x家一种新的开发方式(虽然出来很久了,无所谓怎么用,看个人喜好。在IP封装上,bd也可以直接封装成IP
发表于 2022-2-7 14:24:38 | 显示全部楼层
如果带core的话,用bd就非常easy了,FPGA已经从硬件开发的方式转纯软件方式了,开发者可以不用懂rtl设计
发表于 2022-2-7 16:17:09 | 显示全部楼层
进行SOC开发的时候,比如例化一个PS核,这个时候用blockdesign,可以清楚的进行ps模块连接,然后生成source,可以在代码里面例化。
quartus也有类似的功能,也叫类似的block design,就是模块连接,如楼上几位所说,现在大都rtl代码例化。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:37 , Processed in 0.017878 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表