数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31346|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 120 121 122 123124125 126 127 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[解决] XILINX FPGA下载失败，release done bit is NOT 1	雪中月影 2015-3-24	36097	ahmad.reda2019 2022-2-25 07:16
[求助] xilinx spartan6 DDR3问题	yuchen5098 2016-9-20	23055	ahmad.reda2019 2022-2-24 23:42
[求助] 求助！！！Xilinx的data2mem工具使用	18842568746 2020-6-2	13503	ahmad.reda2019 2022-2-24 23:41
[求助] 有关xilinx FPGA发展的问题	lvfeihi 2018-1-9	12624	ahmad.reda2019 2022-2-24 23:38
[求助] xilinx fft核应用问题	cqm239 2010-4-6	14054	ahmad.reda2019 2022-2-24 23:36
[求助] DC综合后怎么自定义实例名（新手提问） - [悬赏 10 信元资产]	supercjq 2022-2-24	12252	supercjq 2022-2-24 14:43
[求助] vcs仿真时用到了BUFGMUX_CTRL原语, 怎么配置啊? ...2	xhd_233 2021-4-30	106309	ahmad.reda2019 2022-2-24 14:39
[求助] 请问如何查看vivado中的环境变量含义	hitten 2021-4-21	53621	ahmad.reda2019 2022-2-24 14:27
[求助] 加帧头帧尾怎么用verilog实现 - [悬赏 20 信元资产]	lbzhu 2020-6-28	97730	Love24 2022-2-24 11:10
[求助] 关于xilinx FPGA的 Configuration Memory的问题 - [悬赏 300 信元资产]	xduryan 2016-8-19	46766	xutao8 2022-2-24 10:33
[求助] 求助：Verilog顶层如何直接访问子模块的变量	wownga 2015-3-10	65872	TUJzzz 2022-2-24 10:13
[求助] Verilog信号合并问题请教	yungchan 2022-2-22	32351	yungchan 2022-2-24 09:31
[原创] 时钟树通过什么工具可以看到	夏尔 2022-2-23	52809	夏尔 2022-2-24 08:56
[活动] Xilinx开发者大会--Vivado 专场（线上）	jackzhang 2021-11-17	13735	ahmad.reda2019 2022-2-24 03:18
[求助] xilinx vivado时序仿真	happsky 2018-10-18	22720	ahmad.reda2019 2022-2-24 02:27
[求助] verilog底层信号引出问题 - [已解决]	TUJzzz 2022-2-23	74423	TUJzzz 2022-2-23 20:51
[求助] 可付费求安装candece 工具详细教程和资源	思慕悟言 2022-2-21	62319	sober279 2022-2-23 18:37
[求助] 求问一般在进行功能仿真时 timescale的精读设置为1ps 100ps	come_on_sn 2022-2-23	11976	come_on_sn 2022-2-23 17:32
[求助] 这个算法Verilog怎么实现	sereinyy 2022-2-23	02053	sereinyy 2022-2-23 14:33
[求助] cpri 协议疑问	jennytanxx 2022-2-23	02709	jennytanxx 2022-2-23 12:52
[求助] 请教jesd5.0 镁光emmc multiple write 问题。调试了一个多月了，心里着急 - [悬赏 1000 信元资产]	zhicc 2018-4-28	44511	kuiyanwei 2022-2-23 12:12
[求助] 将VQM网表转换回Verilog或VHDL代码 - [悬赏 10 信元资产]	zhinvxing 2010-8-14	87280	wtliu 2022-2-23 11:54
[求助] XILINX的BEl是什么东西？	xduryan 2015-7-8	12908	zyp_jones 2022-2-23 10:46
[讨论] 这个算法verilog怎么实现	谁枫而飘 2017-8-15	43161	ladybug6 2022-2-23 08:42
[求助] 求Mac M1画数字电路图和timing的工具	wangyangcha 2022-2-12	22652	lansen0815 2022-2-22 10:08
[原创] 2019年秋招几家芯片公司设计和验证笔试题 ...2 3 4	gzy123456789 2020-1-13	3517275	nullptr 2022-2-21 22:30
[活动] 《嵌入式软硬件协同设计实战指南：基于Xilinx ZYNQ》试读及ZED开发板线下体验活动 ...2 3 4 5 6..15	qiang0204 2013-2-28	14669857	huatiantian 2022-2-21 20:01
[求助] Verilog输出信号延时问题	sktwo 2022-1-6	73243	Love24 2022-2-21 17:56
[求助] 异步时钟路径通常的做法是设置伪路径吗？	come_on_sn 2021-11-12	62845	Love24 2022-2-21 17:51
[求助] 求教DC综合线延时问题 ...2	HADIST 2013-5-26	148961	Love24 2022-2-21 17:30
[求助] 31岁欲转行入卷--IC前端/验证/后端	wuqingcui 2022-1-28	63187	思慕悟言 2022-2-21 10:48
[求助] timing要求较高就用bram，应该怎么理解呢？	come_on_sn 2022-2-10	63102	zhangyl1993 2022-2-21 10:36
[求助] 网表的电路为什么会带有反馈？ - [已解决]	xbuilder 2022-2-19	52734	jinj198908 2022-2-21 09:41
[求助] SYNPLIFY 综合头文件问题	sss08_leon 2022-2-20	52969	sss08_leon 2022-2-21 09:13
[求助] ASIC输入管脚该如何滤波处理？	dqwuf2008 2022-2-18	12324	coolbear2021 2022-2-21 09:03

1 ... 120 121 122 123124125 126 127 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31346|排名: 13

快速发帖

浏览过的版块

站长推荐 /2