EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31123|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 120 121 122 123124125 126 127 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] PCIE3.0 协议英文版 ...2 3	Ground_lan 2016-8-29	2911509	oushuyun 2021-11-21 14:30
[求助] vmware上装vcs2008.09跑仿真出现问题	chibijia 2010-4-17	57155	拾西 2021-11-21 11:04
[求助] 电荷泵问题	余厌 2021-11-19	42685	Augustus98 2021-11-20 10:29
[原创] ZYNQ的AXI_HP的问题 - [悬赏 10 信元资产]	kangliyu 2021-11-12	22414	kangliyu 2021-11-19 11:30
[求助] 数字滤波器Verilog代码 ...2	236829635 2013-12-3	128887	smarthb 2021-11-19 10:07
[招聘] 居家办公芯片行业兼职讲师费用可谈	wang19871001 2021-11-15	62550	wang19871001 2021-11-19 09:42
[求助] offer选择困难，求大佬们指点迷津 ...2	ydb 2021-11-17	126149	cfly_chang 2021-11-18 21:41
[求助] DC插电平转换单元问题 - [悬赏 100 信元资产]	Roysunal 2021-11-18	12296	Roysunal 2021-11-18 21:40
[求助] 求助,赛灵思zynq开发套件里自带的cd里都是些什么文件	sktwo 2021-11-18	01617	sktwo 2021-11-18 18:59
[求助] 请教一下购买xilinxIP核的流程	qqiummo 2015-10-26	86588	lxtx603 2021-11-18 13:41
[求助] 问问大家关于ISE的时序分析报告问题	yaw2009 2016-10-5	54164	lynnzhangcd 2021-11-18 13:12
[求助] 单片FPGA可带多少内存	qiuranke 2021-11-17	22546	smarthb 2021-11-18 09:38
[求助] 使用HLS在图像中添加矩形框，latency几乎是interval的两倍，如何解决	舍行 2021-11-18	02036	舍行 2021-11-18 09:01
[求助] Cadence AMS 仿真调用xrun	yuanyuan94587 2021-4-2	94902	zzj0329 2021-11-17 15:58
[求助] verilog中for循环中是不是不能模块实例化？ ...2 3	apolloooooo 2011-4-20	2616147	smarthb 2021-11-17 10:56
[求助] 关于analyze和elaborate	Veriart 2015-7-2	57321	smarthb 2021-11-16 14:07
[求助] FPGA中IO约束skew	fttftt1426 2019-5-13	83274	smarthb 2021-11-16 09:22
[转贴] 转一篇Systemverilog的一个牛人总结 ...2 3 4 5 6	logue 2013-9-16	5534318	cdting 2021-11-16 01:58
[求助] DC/formality 不能多核运行	shidihahaha 2021-11-12	22881	shidihahaha 2021-11-15 18:09
[求助] synplify 能综合出资源大于100%的设计模块吗？	rv_1101 2021-11-14	21953	rv_1101 2021-11-14 20:13
[招聘] FPGA/ASIC/SOC前端设计招聘	gswyy 2021-11-12	02031	gswyy 2021-11-12 16:49
[招聘] 招聘我是认真的，谈恋爱都没这么认真过~~	ZETTASTONE 2021-11-11	42788	ZETTASTONE 2021-11-12 16:35
[资料] AD9850 FPGA驱动	lyjslay 2021-11-12	02209	lyjslay 2021-11-12 15:30
[求助] DC综合之前，加入IOpad出问题了，求大神指教 ...2	tbag12345 2010-10-11	128922	piao2015 2021-11-12 06:27
[求助] ZCU106中差分时钟对使用的问题	被选召的孩子 2021-11-11	21994	被选召的孩子 2021-11-11 20:50
[资料] timing_designer/自测好用 ...2	ll_ago 2020-5-6	125586	品博锦取_2021 2021-11-11 11:16
[原创] SystemVerilog学习（1） ...2 3	sivar 2010-12-5	2113840	EDAStar 2021-11-11 09:17
[求助] 数字IC前端设计方向选择求助	杰克 2021-11-6	42488	杰克 2021-11-10 15:29
[原创] 基于Zedboard和ov5642实现视频采集及VGA输出	dodoee 2021-11-7	12277	dodoee 2021-11-10 13:06
[求助] xilinx sdk debug时显示“Cannot read target memory……”	Hsunagwen 2021-11-10	02298	Hsunagwen 2021-11-10 11:33
[求助] veriloghdl高级数字设计第二版课后答案	雨中有座沧浪亭 2021-11-10	02171	雨中有座沧浪亭 2021-11-10 08:11
[原创] systemverilog 1800-2017用户手册	qwe2508 2021-11-8	12167	student321 2021-11-8 21:53
[求助] PowerReport里面写的Junction temp exceeded!哪里需要优化啊？	一语奔驰 2015-3-23	34376	helimpopo 2021-11-8 19:04
[求助] Xilinx自带以太网例程xemacps_example_intr_dma详解	Starry_Bauer 2021-11-8	02363	Starry_Bauer 2021-11-8 17:25
[求助] AXI读访问无回应	rv_1101 2021-11-8	02068	rv_1101 2021-11-8 15:01

1 ... 120 121 122 123124125 126 127 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31123|排名: 11

快速发帖

浏览过的版块

站长推荐 /1