数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 24 |主题: 31235|排名: 54

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 116 117 118 119120121 122 123 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] vivado generate语法问题 - [已解决]	TUJzzz 2022-1-7	75059	ahmad.reda2019 2022-2-26 19:15
[求助] Xilinx mmcm drp 仿真OK，上板无法lock	hongfeng575 2018-6-8	23648	ahmad.reda2019 2022-2-26 16:38
[资料] Xilinx FPGA DCI的应用	liping09003 2014-12-17	54036	ahmad.reda2019 2022-2-26 16:27
[原创] 难道某些人可以合法地破解Xilinx的IP了？ ...2	innovation 2021-10-27	177680	ahmad.reda2019 2022-2-26 16:25
[原创] 大家好，我是《Verilog编程艺术》的作者，欢迎大家的反馈和提问 ...2 3 4 5 6..23	weijiaming 2014-3-31	22982581	heidong123 2022-2-26 11:40
[求助] 利用systemc描述设计，使用catapult进行综合的整个流程 - [悬赏 5 信元资产]	mamba2410 2022-2-25	12400	saipolo 2022-2-26 11:32
xilinx ppc440 modelsim仿真问题请教	tatata 2009-5-8	14747	ahmad.reda2019 2022-2-26 05:44
[求助] xilinx的XC7K325T的配置和LVDS问题，请教大家	gaosannashi 2016-9-26	25863	ahmad.reda2019 2022-2-26 04:39
[原创] 8051单片机verilog源码 ...2	lbzhu 2020-6-25	159555	icroad 2022-2-25 14:18
[求助] xilinx GTH clock correction问题	qmdong 2015-12-11	23225	Love24 2022-2-25 11:33
[解决] XILINX FPGA下载失败，release done bit is NOT 1	雪中月影 2015-3-24	36034	ahmad.reda2019 2022-2-25 07:16
[求助] xilinx spartan6 DDR3问题	yuchen5098 2016-9-20	22999	ahmad.reda2019 2022-2-24 23:42
[求助] 求助！！！Xilinx的data2mem工具使用	18842568746 2020-6-2	13431	ahmad.reda2019 2022-2-24 23:41
[求助] 有关xilinx FPGA发展的问题	lvfeihi 2018-1-9	12555	ahmad.reda2019 2022-2-24 23:38
[求助] xilinx fft核应用问题	cqm239 2010-4-6	14033	ahmad.reda2019 2022-2-24 23:36
[求助] DC综合后怎么自定义实例名（新手提问） - [悬赏 10 信元资产]	supercjq 2022-2-24	12207	supercjq 2022-2-24 14:43
[求助] vcs仿真时用到了BUFGMUX_CTRL原语, 怎么配置啊? ...2	xhd_233 2021-4-30	106162	ahmad.reda2019 2022-2-24 14:39
[求助] 请问如何查看vivado中的环境变量含义	hitten 2021-4-21	53533	ahmad.reda2019 2022-2-24 14:27
[求助] 加帧头帧尾怎么用verilog实现 - [悬赏 20 信元资产]	lbzhu 2020-6-28	97668	Love24 2022-2-24 11:10
[求助] 关于xilinx FPGA的 Configuration Memory的问题 - [悬赏 300 信元资产]	xduryan 2016-8-19	46657	xutao8 2022-2-24 10:33
[求助] 求助：Verilog顶层如何直接访问子模块的变量	wownga 2015-3-10	65793	TUJzzz 2022-2-24 10:13
[求助] Verilog信号合并问题请教	yungchan 2022-2-22	32292	yungchan 2022-2-24 09:31
[原创] 时钟树通过什么工具可以看到	夏尔 2022-2-23	52733	夏尔 2022-2-24 08:56
[活动] Xilinx开发者大会--Vivado 专场（线上）	jackzhang 2021-11-17	13636	ahmad.reda2019 2022-2-24 03:18
[求助] xilinx vivado时序仿真	happsky 2018-10-18	22659	ahmad.reda2019 2022-2-24 02:27
[求助] verilog底层信号引出问题 - [已解决]	TUJzzz 2022-2-23	74334	TUJzzz 2022-2-23 20:51
[求助] 可付费求安装candece 工具详细教程和资源	思慕悟言 2022-2-21	62262	sober279 2022-2-23 18:37
[求助] 求问一般在进行功能仿真时 timescale的精读设置为1ps 100ps	come_on_sn 2022-2-23	11912	come_on_sn 2022-2-23 17:32
[求助] 这个算法Verilog怎么实现	sereinyy 2022-2-23	02021	sereinyy 2022-2-23 14:33
[求助] cpri 协议疑问	jennytanxx 2022-2-23	02656	jennytanxx 2022-2-23 12:52
[求助] 请教jesd5.0 镁光emmc multiple write 问题。调试了一个多月了，心里着急 - [悬赏 1000 信元资产]	zhicc 2018-4-28	44455	kuiyanwei 2022-2-23 12:12
[求助] 将VQM网表转换回Verilog或VHDL代码 - [悬赏 10 信元资产]	zhinvxing 2010-8-14	87220	wtliu 2022-2-23 11:54
[求助] XILINX的BEl是什么东西？	xduryan 2015-7-8	12847	zyp_jones 2022-2-23 10:46
[讨论] 这个算法verilog怎么实现	谁枫而飘 2017-8-15	43098	ladybug6 2022-2-23 08:42
[求助] 求Mac M1画数字电路图和timing的工具	wangyangcha 2022-2-12	22568	lansen0815 2022-2-22 10:08

1 ... 116 117 118 119120121 122 123 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 24 |主题: 31235|排名: 54

快速发帖

站长推荐 /1