数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31345|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 112 113 114 115116117 118 119 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于使用posedge clk 与 negedge clk的几个问题 - [已解决]	ty_xiumud 2022-5-11	65045	Love24 2022-5-12 15:25
[求助] 怎么用FPGA检测高频信号的峰值并计数呢	喜新恋旧 2022-5-9	33284	喜新恋旧 2022-5-12 09:37
[求助] spyglass怎么将 sdc文件转换成sgdc文件 ...2	VPN_chip_design 2018-3-27	1220749	AlexS 2022-5-11 20:55
[求助] 咨询一下图片中时钟的逻辑表达式	jcxwzy 2022-5-10	42138	jcxwzy 2022-5-11 16:50
[求助] 数字IC的TSMC的工艺库结构理解 - [阅读权限 255] - [已解决]	北风1号 2022-5-10	4397	北风1号 2022-5-11 16:21
[求助] upf中采样nmos switch cell的问题求助 - [悬赏 100 信元资产]	zbhyn 2022-5-3	12294	天蓝如海 2022-5-11 11:42
[求助] DC综合	DDDDDUCK 2022-5-10	32541	mrlong 2022-5-11 09:36
[求助] sram和寄存器堆的选择	mrlong 2022-5-5	22408	mrlong 2022-5-11 09:26
[求助] 100M时钟，实现NCO最高能产生多少频率的正弦波呢？	come_on_sn 2022-5-8	62781	come_on_sn 2022-5-10 15:24
[资料] 静态时序分析STA（Static Timing Analysis for Nanometer Designs）	ee_wang7788 2022-5-10	43344	ee_wang7788 2022-5-10 14:54
[讨论] ic/fpga 低级问题	liteng1123 2022-3-29	22579	liteng1123 2022-5-9 22:48
[求助] 小白求助，PIN的RESET_E和RESET_EN的表示有区别吗	HKMG 2022-5-9	22374	HKMG 2022-5-9 20:49
[解决] 基于FPGA高精度TDC设计精华3 ...2 3 4 5 6..7	coyoo 2013-2-18	6449672	霍格沃兹 2022-5-9 16:40
[求助] 异步FIFO空满判断逻辑是否是唯一的呢？	come_on_sn 2022-5-7	42379	come_on_sn 2022-5-9 15:47
[求助] 求助！DC综合的时候显示Power kit的Buf和Inv单元显示没有primary PG pin	三岁就十分拽 2022-5-1	52791	三岁就十分拽 2022-5-9 10:45
[求助] DC综合一个模块后，怎样写出.db文件	河源皮 2017-11-7	54699	浩然若枫 2022-5-9 09:40
[求助] 求一个lattice diamond的license	aya 2016-11-18	12567	kharthik 2022-5-7 14:36
[求助] VCS后仿真问题 - [已解决]	张奇 2022-5-6	23302	张奇 2022-5-7 10:52
[求助] 对一个1bit的信号，实现对这个信号高电平中心点的检测，verilog实现 - [悬赏 500 信元资产]	sxg1647606637 2022-5-7	42490	sxg1647606637 2022-5-7 09:22
[求助] 新手求助	dingzhouzhou 2022-5-5	13546	liteng1123 2022-5-6 17:47
[求助] 对一个1bit的信号，实现对这个信号高电平中心点的检测，verilog实现	sxg1647606637 2022-5-6	01727	sxg1647606637 2022-5-6 16:52
[求助] Display port	MR.vol 2022-5-6	01746	MR.vol 2022-5-6 14:04
[求助] 求帮忙看一下UPF综合的问题	三岁就十分拽 2022-4-29	42594	三岁就十分拽 2022-5-5 20:54
[招聘] 寻求一名数字IC 设计工程师	msr2573 2022-5-5	02169	msr2573 2022-5-5 18:32
[求助] synplify2015.03破解版破解crake工具到期了，咋整啊？有大佬还能用这个版本吗？	xiaohaolaoda 2020-4-17	45776	jjkbbq 2022-5-5 16:16
[求助] 11111111111	jiangpengpeng 2022-5-5	12028	jiangpengpeng 2022-5-5 15:59
[求助] 用cadence icfb 批量生成symbol	gammer 2015-5-3	23362	lxy_h 2022-5-5 13:55
[求助] 时序约束的问题	nullptr 2022-5-4	32753	nullptr 2022-5-5 13:10
[求助] 请问 linux 主线里的 xilinx pcie 驱动对应 xilinx 的哪个 ip?	CriticalArch 2022-5-4	02053	CriticalArch 2022-5-4 23:58
[求助] modelsim 前仿波形中的毛刺 - [已解决]	Emiriatan 2022-4-29	64319	Emiriatan 2022-5-4 11:17
[求助] 寻求基于FPGA（语言verilog）研究生毕设课题推荐	zuihoude3hao 2018-3-7	83739	dzkjdxxb2021 2022-5-3 10:02
[求助] DDR dual channel feature问题	andy9972 2022-3-24	22269	qin_hawk 2022-5-2 11:16
[求助] 流水线设计的时候，为什么在写回阶段要发生在时钟下降沿？	追乐人66 2022-5-1	01948	追乐人66 2022-5-1 16:38
[招聘] （高薪，机会难得）内推数字设计，地点广州	3lll 2022-5-1	02436	3lll 2022-5-1 14:33
[求助] 急求国密SM2的签名验签代码，Verilog的	faxfax 2022-4-29	22493	leadway1314 2022-5-1 00:06

1 ... 112 113 114 115116117 118 119 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31345|排名: 13

快速发帖

浏览过的版块

站长推荐 /2