EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 112 113 114 115116117 118 119 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] vivado工程使用VCS仿真报错	arle 2022-1-28	32728	junnit 2022-3-17 23:46
[求助] 形式化验证问题请教	zhang9yeah 2022-1-9	53016	zyffpga 2022-3-17 15:58
[求助] vivado调用sdk通过run configuration烧写和通过program jtag烧写什么区别	851018986 2022-3-17	01497	851018986 2022-3-17 15:18
[原创] 基于ZYNQ+ ADRV9009 频谱监测接收机设计与实现	mr.zhu 2022-3-17	03552	mr.zhu 2022-3-17 09:49
[求助] 数字标准单元库里面是否有三态门单元呢？想在virtuoso调用三态门单元.	uzljuljz 2022-3-17	01227	uzljuljz 2022-3-17 09:26
[原创] timing_closure_ECP3_FAE_training	supermanqc 2012-9-4	42755	zyffpga 2022-3-16 14:57
[资料] Xilinx 第三方 RAID IP ...2	iter_1 2017-5-16	116201	goodhope 2022-3-16 08:49
.tdf是什么文件？	jearome 2006-9-27	617823	suma5213 2022-3-15 09:50
[求助] 使用串口调试软件发送连续字符时，为什么要用空格呢？	come_on_sn 2022-3-14	01723	come_on_sn 2022-3-14 23:45
[求助] 求modelsim官网软件下载方法！	13880226409 2022-3-14	12392	xiaoxiaochen 2022-3-14 23:20
[求助] 外包项目-有意者私信我	kikazzx 2022-3-14	02421	kikazzx 2022-3-14 11:12
[求助] UPF 仿真，Analog的GND 变成 1 - [悬赏 1000 信元资产]	wrhwindboy 2022-2-28	22580	wrhwindboy 2022-3-14 09:08
[求助] Seeking encrypted IP from Cadence	dogor1 2020-10-28	52551	indianlions1 2022-3-13 16:27
[求助] 芯片在原有基础上增加功能的话，如何估计增加多大面积	xvb13135 2022-3-12	42371	gerry1812 2022-3-13 15:50
[求助] DC综合问题	GalaxyKevin 2021-6-15	32852	xbuilder 2022-3-11 19:51
[原创] FPGA-VIP视频工程开发连载1——DDR2控制器精华3	rousong1989 2014-12-1	65486	zh1884561 2022-3-11 16:54
[原创] 请教一个综合问题（set_min_library如何两个时序库同时加载）	echoluqi 2011-9-7	67341	mila07 2022-3-11 16:10
[求助] 有谁知道Apache公司RedHawk软件的价格 ...2	zjl840928 2012-2-3	1511814	JasInShell 2022-3-10 22:48
[求助] questasim/modelsim安装错误求助	Kei 2022-3-8	21406	Tom。。 2022-3-10 22:39
[求助] tessent dft workshop 和student guid 文档	23343woaiic 2022-3-10	22173	Tom。。 2022-3-10 22:33
[求助] report_timing表示含义	佳木秀繁阴 2022-1-19	43331	佳木秀繁阴 2022-3-10 21:53
[求助] 利用FPGA实现基本的奏乐功能，一头雾水	come_on_sn 2022-3-10	01858	come_on_sn 2022-3-10 21:06
[求助] vivado DDS ip 问题 - [悬赏 100 信元资产]	TUJzzz 2022-3-10	01979	TUJzzz 2022-3-10 15:47
[求助] petalinux编译问题 ERROR: Failed to Extract Yocto SDK.	慵懒的猫咪 2022-3-10	02323	慵懒的猫咪 2022-3-10 10:25
[其它] Basic source code verilog	studentclass78 2014-12-20	43612	ashish 2022-3-10 01:57
[招聘] 圣邦微电子（北京）股份有限公司招聘	zhgkid 2022-3-8	12596	zhgkid 2022-3-9 17:39
比较verilog,systemc和systemverilog ...2 3 4 5	lordprotector 2008-5-30	4129765	mazifa 2022-3-9 17:09
[求助] 产生一个时序时长为0.1s的脉冲，有没有什么实现思路呢？	come_on_sn 2022-2-16	72392	come_on_sn 2022-3-8 20:28
[求助] 讨教一下大佬们，关于内存ECC不同算法的校验位冗余过大问题	wqd008 2022-3-7	11807	wqd008 2022-3-8 15:14
[求助] Verilog tb串行输入1bit信号，遇到语法错误	come_on_sn 2022-3-8	21939	come_on_sn 2022-3-8 14:11
[求助] 毕设卡住了想请教各位有关fpga&asic有关的问题	lovenagasawa 2022-1-28	62833	jy040208 2022-3-7 17:04
[求助] spyglass报错问题	Yeannis 2022-3-7	01727	Yeannis 2022-3-7 16:37
[求助] vcs initreg	思慕悟言 2022-3-4	23548	思慕悟言 2022-3-7 16:17
[求助] 怎样看电路综合出来的最大时钟频率	xieyuwuhen 2015-12-25	78969	yanghu99 2022-3-7 15:23
[原创] Linux：Lab05-Introduction to QuestaSim (ModelSim) Software详细教程	dreamer180 2019-10-26	32344	溯光12345 2022-3-7 14:12

1 ... 112 113 114 115116117 118 119 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

快速发帖

浏览过的版块

站长推荐 /1