在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2372|回复: 4

[求助] 求帮忙看一下UPF综合的问题

[复制链接]
发表于 2022-4-29 23:14:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
错误编号
UID-95

走的是Golden UPF Flow,在正常的VCS仿真中没问题,加入Pad进行综合的时候,需要生成retention register的信号报Can‘t find cell错误,请问是怎么回事呢?
image.png
麻烦大神帮忙看看!
附上UPF相关代码:
image.png
总共有8个需要生成Retention Register的地方,有一个地方通过了,其他七个地方都显示Can‘t find cell问题
发表于 2022-5-2 11:56:06 来自手机 | 显示全部楼层
你这个顶层名称设置错误了吧,set score 或者set design top没设置对
回复 支持 反对

使用道具 举报

 楼主| 发表于 2022-5-2 14:51:30 | 显示全部楼层
本帖最后由 三岁就十分拽 于 2022-5-2 14:52 编辑


   
天蓝如海 发表于 2022-5-2 11:56
你这个顶层名称设置错误了吧,set score 或者set design top没设置对


发现是DC在综合的时候 会修改cell的名称。插入了clock gating后,会在寄存器前面加一个clk_gate_,后面加一个_reg。加入了通配符*完美解决
回复 支持 1 反对 0

使用道具 举报

发表于 2022-5-5 17:11:12 | 显示全部楼层


   
三岁就十分拽 发表于 2022-5-2 14:51
发现是DC在综合的时候 会修改cell的名称。插入了clock gating后,会在寄存器前面加一个clk_gate_,后面加 ...


请问为什么加入PAD时综合使用的不是RTL代码,而是综合后的门级网表(不然为什么会出现改名字的情况)?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2022-5-5 20:54:34 | 显示全部楼层


   
天蓝如海 发表于 2022-5-5 17:11
请问为什么加入PAD时综合使用的不是RTL代码,而是综合后的门级网表(不然为什么会出现改名字的情况)? ...


不知道为啥 我加入了clock gating,他的一些cell名称就变成clk_gate开头的了
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-21 12:54 , Processed in 0.016126 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表