数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31235|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 110 111 112 113114115 116 117 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问各位大侠，LVDS接口是怎么找到字节边沿的？怎么进行字节对齐	wtl121 2016-3-9	84019	wtl121 2022-4-26 10:33
[求助] GTX GTH通信问题	wtl121 2017-12-8	23020	wtl121 2022-4-26 10:31
[求助] nc-verilog编译后无法生成snapshots的文件	xiaozh 2018-4-18	33858	markie 2022-4-25 20:22
[求助] 同源倍频时钟下串并转换问题讨论	wenmyx 2022-4-25	62655	Love24 2022-4-25 16:01
[求助] redhawk内存占用过大如何解决	studentpx 2022-4-25	02243	studentpx 2022-4-25 10:03
[求助] 编译报错error: ld returned 1 exit status,找不到simv - [悬赏 100 信元资产]	HollowYears 2022-4-24	12212	amodaman 2022-4-25 06:22
[求助] 求primetime 脚本的模板及详解	hxy110 2017-7-30	54186	dreamylife 2022-4-24 16:24
[原创] 破解 This platform is not supported... encounter	dodoee 2022-4-11	22353	felicris 2022-4-24 09:59
[求助] win10上能装simics吗？	dqwuf2020 2021-4-5	52961	ashish 2022-4-23 19:16
[求助] 请问各位大佬，有人知道Xilinx的QDMA吗	dangwenjie 2022-3-23	33645	xiaoxiaochen 2022-4-23 09:33
[求助] dmac相关问题求助	梦醒依惜醉 2022-4-22	02075	梦醒依惜醉 2022-4-22 17:41
求verilog coding styles for rtl synthesis 的workshop,不胜感激！！	bukeyxu 2008-5-16	54845	Lotusy 2022-4-22 15:21
[求助] 如何在Modelsim中完成SystemC的编译仿真工作	bitililu 2010-8-15	65707	zhangq062336 2022-4-22 12:05
[求助] mipi dsi	KGL 2022-4-12	53080	KGL 2022-4-22 09:24
[讨论] 关于输出数据时，希望时钟沿可选的结构方案 [	桅杆 2022-4-19	12279	zqdc 2022-4-21 22:58
[讨论] verilog风格之always块写法的battle	秋刀鱼91 2022-4-8	83083	chenjn 2022-4-21 16:06
[求助] 数字设计中else	雨中有座沧浪亭 2022-4-18	82615	felix_xu 2022-4-21 09:34
[求助] 索尼IMX118 cmos调试疑惑	张文奎 2022-3-29	12651	YYFFLLMMNN 2022-4-20 15:50
[原创] PCIE项目中AXI4 IP核例化详解	chop147 2022-4-19	12558	gaopeibo 2022-4-20 14:00
[求助] 请问PT里的一个warning怎么解决，谢谢	melinda_li 2022-4-19	22220	melinda_li 2022-4-19 17:31
[原创] 除法符号a/b可以综合吗？	badegg9 2022-4-19	32554	janlesion 2022-4-19 16:55
[原创] PCIE项目中AXI4 IP核例化详解	chop147 2022-4-19	02259	chop147 2022-4-19 15:24
[讨论] Xilinx displayport_v9_0_syn_rfs.v 文件明显的Bug	goswami 2020-8-20	84743	quenii 2022-4-19 15:22
[求助] 求spyglass2018的安装方法	dqwuf2008 2021-4-9	52715	西门村村 2022-4-19 13:29
[原创] dont use asynchronous reset/preset signals as non-reset/preset	badegg9 2022-4-17	23189	badegg9 2022-4-19 12:43
[求助] 关于D触发器	Tsao_tzuchien 2022-4-17	43171	geo24 2022-4-19 09:57
[原创] 招聘--数字前端工程师-深圳	ChrisLi123 2022-4-18	01934	ChrisLi123 2022-4-18 19:29
[原创] 热门稀缺芯片	中航李生 2022-4-18	01684	中航李生 2022-4-18 18:00
synposys工具介绍	eetop 2007-12-23	03086	eetop 2022-4-18 16:36
[求助] 使用vcs对xilinx 进行后防出现width period 时序违例	IC新手 2022-4-13	22188	IC新手 2022-4-18 11:32
[转贴] Asynchronous FIFO Verilog Code	PayPal 2020-7-4	52801	vsop 2022-4-17 17:59
[原创] reset既当reset用，也当作enable来用，可以吗？	badegg9 2022-4-17	01827	badegg9 2022-4-17 11:29
[求助] DC综合出的网表有问题	615181639 2022-4-16	02011	615181639 2022-4-16 23:45
[求助] 手搭T触发器遇到的问题，救救孩子吧	CheetahOne 2022-3-9	22761	CheetahOne 2022-4-16 10:19
[求助] EP32 RISC Processor IP: Description and Implementation into FPGA	ashish 2022-4-16	01770	ashish 2022-4-16 04:38

1 ... 110 111 112 113114115 116 117 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31235|排名: 8

快速发帖

浏览过的版块

站长推荐 /1