EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31122|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 110 111 112 113114115 116 117 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] DC综合问题	GalaxyKevin 2021-6-15	32713	xbuilder 2022-3-11 19:51
[原创] FPGA-VIP视频工程开发连载1——DDR2控制器精华3	rousong1989 2014-12-1	65252	zh1884561 2022-3-11 16:54
[原创] 请教一个综合问题（set_min_library如何两个时序库同时加载）	echoluqi 2011-9-7	67178	mila07 2022-3-11 16:10
[求助] 有谁知道Apache公司RedHawk软件的价格 ...2	zjl840928 2012-2-3	1511523	JasInShell 2022-3-10 22:48
[求助] questasim/modelsim安装错误求助	Kei 2022-3-8	21341	Tom。。 2022-3-10 22:39
[求助] tessent dft workshop 和student guid 文档	23343woaiic 2022-3-10	22037	Tom。。 2022-3-10 22:33
[求助] report_timing表示含义	佳木秀繁阴 2022-1-19	43157	佳木秀繁阴 2022-3-10 21:53
[求助] 利用FPGA实现基本的奏乐功能，一头雾水	come_on_sn 2022-3-10	01757	come_on_sn 2022-3-10 21:06
[求助] vivado DDS ip 问题 - [悬赏 100 信元资产]	TUJzzz 2022-3-10	01767	TUJzzz 2022-3-10 15:47
[求助] petalinux编译问题 ERROR: Failed to Extract Yocto SDK.	慵懒的猫咪 2022-3-10	02217	慵懒的猫咪 2022-3-10 10:25
[其它] Basic source code verilog	studentclass78 2014-12-20	43475	ashish 2022-3-10 01:57
[招聘] 圣邦微电子（北京）股份有限公司招聘	zhgkid 2022-3-8	12449	zhgkid 2022-3-9 17:39
比较verilog,systemc和systemverilog ...2 3 4 5	lordprotector 2008-5-30	4129100	mazifa 2022-3-9 17:09
[求助] 产生一个时序时长为0.1s的脉冲，有没有什么实现思路呢？	come_on_sn 2022-2-16	72258	come_on_sn 2022-3-8 20:28
[求助] 讨教一下大佬们，关于内存ECC不同算法的校验位冗余过大问题	wqd008 2022-3-7	11686	wqd008 2022-3-8 15:14
[求助] Verilog tb串行输入1bit信号，遇到语法错误	come_on_sn 2022-3-8	21845	come_on_sn 2022-3-8 14:11
[求助] 毕设卡住了想请教各位有关fpga&asic有关的问题	lovenagasawa 2022-1-28	62714	jy040208 2022-3-7 17:04
[求助] spyglass报错问题	Yeannis 2022-3-7	01631	Yeannis 2022-3-7 16:37
[求助] vcs initreg	思慕悟言 2022-3-4	23364	思慕悟言 2022-3-7 16:17
[求助] 怎样看电路综合出来的最大时钟频率	xieyuwuhen 2015-12-25	78797	yanghu99 2022-3-7 15:23
[原创] Linux：Lab05-Introduction to QuestaSim (ModelSim) Software详细教程	dreamer180 2019-10-26	32219	溯光12345 2022-3-7 14:12
[求助] vivado行为仿真和时序仿真，时序图差别很大 ...2 3	come_on_sn 2022-3-2	226227	jinj198908 2022-3-7 12:54
[求助] tera term怎么设置发送连续数据呢？	come_on_sn 2022-3-7	01046	come_on_sn 2022-3-7 11:37
[求助] 请教一下，在ahb总线规范中的增量突发和回环突发分别是什么意思？ ...2	gerry1812 2010-11-17	1319157	琦不啦唧 2022-3-7 09:40
[求助] 怎么理解FIFO中时钟速率和读写速率的差异呢？	come_on_sn 2022-3-2	42273	come_on_sn 2022-3-6 20:49
[求助] verdi的licence过期了怎么弄啊，要重新安装新版本的吗？我的是2011年的	wangxfg 2014-3-21	45529	fengyelin1126 2022-3-6 12:57
[解决] Vivado多模块仿真时设置顶层模块不起作用	PayPal 2022-3-5	03407	PayPal 2022-3-5 10:55
[求助] 脚本问题	Yeannis 2022-3-4	22219	hamandu 2022-3-4 21:53
[原创] data register 在power on reset后是否可以处在不定态？	badegg9 2022-3-4	11469	A1985 2022-3-4 17:25
[求助] FPGA	丿.ZERO 2022-2-25	42271	丿.ZERO 2022-3-4 17:03
[求助] 想请问一下大家，为什么zynq这个FCLK_CLK0和那个复位没有信号啊	851018986 2022-3-4	82437	851018986 2022-3-4 15:27
[求助] IC电路怎么实现电感呢？看网上说是源极跟随器具有电感特性	MAGA2020 2022-3-3	51886	kswlymqq 2022-3-4 10:31
[求助] 请问谁有spyglass的gui操作文档？脚本输出结果的应该看哪个report呢？	melinda_li 2022-3-3	52334	melinda_li 2022-3-4 09:01
[求助] NVMe 初始化问题	jacchia 2018-10-18	53221	海浪的影子 2022-3-3 03:25
[求助] dft errors, 求到老指点下，感谢	23343woaiic 2022-3-2	01543	23343woaiic 2022-3-2 18:25

1 ... 110 111 112 113114115 116 117 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31122|排名: 7

快速发帖

站长推荐 /1