在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[资料] IEEE Standard for Verilog 2005  ...2 fanhaiqiu 2016-10-23 159783 15123029576 2022-7-9 21:55
[求助] usb3.2 andy9972 2022-6-28 32868 wing4001 2022-7-8 17:15
[求助] 请教各位大佬关于SNPS的comparator 新人帖 leemw1106 2022-3-1 22284 leemw1106 2022-7-8 12:21
[资料] cdc - [售价 1 信元资产] lancerone 2022-7-7 01791 lancerone 2022-7-7 22:39
[资料] 异步fifo - [售价 50 信元资产] lancerone 2022-7-7 01725 lancerone 2022-7-7 22:16
[求助] ace协议transaction size请教 1252005989 2022-7-7 01548 1252005989 2022-7-7 21:41
[求助] STA时 timing arcs的问题 timelover 2022-7-7 01829 timelover 2022-7-7 20:07
[求助] verilog语法问题 Marion_ 2022-6-16 62445 Bealan 2022-7-7 15:31
[求助] 新手求助,关于dcnxt综合流程中如何与icc2链接的问题 新人帖 godwsw 2022-7-6 22574 godwsw 2022-7-7 15:10
[求助] 关于questasim软件的问题 nullptr 2022-7-7 01408 nullptr 2022-7-7 11:25
[资料] 光纤项目课程 chop147 2022-7-7 02725 chop147 2022-7-7 09:30
[求助] 请问设计中如何使用latch atlandis 2022-7-6 32570 coolbear2021 2022-7-7 08:48
[求助] verilog中的小数次幂 顾北 2022-7-2 53058 zzj0329 2022-7-6 10:37
[求助] 如何用FPGA测试显示屏驱动电路 VisionSim 2022-7-6 01979 tangyaoyun 2022-7-6 10:08
[求助] 关于JTAG的使用与数据的回读 西西在冰城 2015-8-20 76542 kaixinwan577 2022-7-5 21:34
[讨论] GPIO是如何实现修改驱动电流的 新人帖 suanxiucai 2022-3-26 32522 MicroEpzc 2022-7-5 16:19
[资料] tcl资料 lancerone 2022-7-4 22568 luofei2021 2022-7-5 08:41
[求助] modelsimSE-64 10.4编辑.v文件出现# wrong # args zhengffxd 2018-11-25 25462 tianguau 2022-7-4 23:26
[求助] 浮点指令相关知识 - [悬赏 50 信元资产] sgzjj 2022-7-3 22901 iknowzxc 2022-7-4 21:16
[解决] 解决VCS 2016.03仿真Stack trace follows  ...2 Jerry张 2018-1-5 1617615 quifei 2022-7-4 18:09
[讨论] DC综合后出现的designware模块 junxliu 2022-7-4 12475 matrx 2022-7-4 18:05
[求助] modelsim 门级仿真时序逻辑存在毛刺 - [已解决]  ...2 磁轨炮 2022-6-29 145790 磁轨炮 2022-7-4 09:28
[资料] 推荐IC半导体入门前看的一本书 新人帖 yuanyuan98 2022-5-20 53331 wzf1987 2022-7-3 05:59
[资料] 4路通道SFP万兆光纤光模块 chop147 2022-7-2 02340 chop147 2022-7-2 11:54
[求助] SD卡 HC,写入过程等待时间很长, 新人帖  ...2 admiration123 2020-2-29 116454 admiration123 2022-7-1 09:18
[求助] dc无法全部识别saif文件 往生无量劫 2022-6-30 22410 往生无量劫 2022-6-30 15:32
[求助] vcs编译问题 贼呗 2015-10-29 47176 夏尔 2022-6-30 15:25
[解决] 关于FPGA向外部芯片提供时钟的问题 rv_1101 2022-6-29 52582 Love24 2022-6-30 14:05
[求助] 用于DC综合的Verilog里可以用源语写吗? - [已解决] 北风1号 2022-6-29 53162 Love24 2022-6-30 14:02
[求助] UART接收机一定要是16倍过采吗?有没有理论依据呢?  ...2 come_on_sn 2022-5-15 185944 come_on_sn 2022-6-30 12:31
[求助] 有没有大佬用过时钟IP核 MMCM的动态相位调整功能呢? come_on_sn 2022-6-17 52946 zzj0329 2022-6-30 09:43
[资料] python auto xlib lancerone 2022-6-29 12127 tu_yjq123 2022-6-29 21:51
[求助] modelsim 门级仿真时序逻辑存在毛刺 新人帖 磁轨炮 2022-6-29 02186 磁轨炮 2022-6-29 21:14
[资料] c++链表 lancerone 2022-6-29 22438 lancerone 2022-6-29 20:55
[资料] c++ list link - [售价 10 信元资产] lancerone 2022-6-28 24454 lancerone 2022-6-29 20:32
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-26 07:28 , Processed in 0.026164 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块