EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31122|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 105 106 107 108109110 111 112 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] DDR dual channel feature问题	andy9972 2022-3-24	21968	qin_hawk 2022-5-2 11:16
[求助] 流水线设计的时候，为什么在写回阶段要发生在时钟下降沿？	追乐人66 2022-5-1	01832	追乐人66 2022-5-1 16:38
[招聘] （高薪，机会难得）内推数字设计，地点广州	3lll 2022-5-1	02035	3lll 2022-5-1 14:33
[求助] 急求国密SM2的签名验签代码，Verilog的	faxfax 2022-4-29	22212	leadway1314 2022-5-1 00:06
[讨论] 为什么数字设计大家都用 DC＋VCS，而不用NC＋RTL COMPILER／GENUS ？	nulll 2016-9-23	94378	andyme 2022-4-30 21:27
[求助] 请问在ISE环境下，可以用什么方法给客户提供仅用于仿真评估而不能综合实现的IP？ ...2 3	innovation 2021-9-13	225532	wsmysyn 2022-4-30 20:02
[讨论] 常用的verilog综合工具	singoryoung 2014-8-12	46054	AlexS 2022-4-30 11:31
[求助] 紧急求教，应届生offer选择 - [悬赏 50 信元资产] ...2	hqklawliet 2022-4-9	155428	jamesjie 2022-4-29 17:14
[求助] NClaunch 打开之后cds.lib文件区域各个文件没有下拉菜单，以至于无法查看编译的module文件.....	matao5 2022-4-29	01656	matao5 2022-4-29 15:58
[求助] 上海lattice芯片学习	leo_domino 2017-9-23	52991	DALI2022 2022-4-29 15:00
[求助] 为什么同一个器件CCSN和NLDM里面的漏电功耗相差这么大？	janlesion 2022-4-28	11857	janlesion 2022-4-29 12:05
[求助] 针对hierarchy case的加载问题	luojh19960316 2022-4-29	02010	luojh19960316 2022-4-29 11:36
[求助] 请教一个VCS和vivado版本匹配的问题	lijias20 2020-7-23	95621	etop小星星 2022-4-28 17:35
[求助] fpga可以验证自己写的接口嘛？	Aden_zhang 2022-4-28	51843	Aden_zhang 2022-4-28 16:06
[讨论] 数字iC设计中不同阶段的review主要关注什么	zjiankui 2021-9-22	12161	dodoee 2022-4-28 15:41
[求助] FPGA的接口验证问题	C_handle_R 2018-11-16	73026	Love24 2022-4-28 15:35
[原创] 画数字时序图的visio库 ...2	xcan2012 2022-1-25	155427	monixiaobai 2022-4-28 13:36
[求助] 求spyglass/formality workshop,可付费 ...2	urianghai 2019-11-6	137733	xutao8 2022-4-28 11:15
[求助] 有没有大佬分享下WRR/DWRR仲裁的实现方式或者资料？感激不尽	Mr.Jia 2022-4-27	01581	Mr.Jia 2022-4-27 17:24
[求助] eflash工艺很贵，可以不用吗？ - [悬赏 28 信元资产]	orientview 2022-4-27	93957	orientview 2022-4-27 17:06
[求助] 关于hdl的小问题	nullptr 2022-4-27	12219	Love24 2022-4-27 15:53
[原创] 请问Verdi波形数值字体很小，在哪里调整呢？	jingfanchanshi 2022-4-26	12821	leolew 2022-4-27 11:14
[求助] UVM编译错误	dqwuf2008 2020-12-8	22883	tao-study 2022-4-26 21:09
[求助] 1MB的SRAM，这种IP大概要多少钱？	orientview 2022-4-26	02233	orientview 2022-4-26 20:51
[求助] 1MB的片内SRAM，成本贵不贵啊？ - [悬赏 10 信元资产]	orientview 2022-4-26	01852	orientview 2022-4-26 19:20
[求助] 有没有开源DSP指令集或者DSP核啊？ - [悬赏 39 信元资产]	orientview 2022-4-26	01893	orientview 2022-4-26 16:45
[求助] 寻求xilinx ISE14.X Viterbi IP使用的license或者破解IP	easyma 2013-7-26	67187	lxtx603 2022-4-26 13:23
[原创] PCIE XDMA IP核介绍（附列表）-明德扬科教(mdy-edu.com)	chop147 2022-4-21	12546	zhanglin814725 2022-4-26 11:10
[求助] 请问各位大侠，LVDS接口是怎么找到字节边沿的？怎么进行字节对齐	wtl121 2016-3-9	83785	wtl121 2022-4-26 10:33
[求助] GTX GTH通信问题	wtl121 2017-12-8	22839	wtl121 2022-4-26 10:31
[求助] nc-verilog编译后无法生成snapshots的文件	xiaozh 2018-4-18	33692	markie 2022-4-25 20:22
[求助] 同源倍频时钟下串并转换问题讨论	wenmyx 2022-4-25	62430	Love24 2022-4-25 16:01
[求助] SRAM的设计	Winter_H 2022-4-24	52981	wenmyx 2022-4-25 15:51
[求助] redhawk内存占用过大如何解决	studentpx 2022-4-25	02109	studentpx 2022-4-25 10:03
[求助] 编译报错error: ld returned 1 exit status,找不到simv - [悬赏 100 信元资产]	HollowYears 2022-4-24	11958	amodaman 2022-4-25 06:22

1 ... 105 106 107 108109110 111 112 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31122|排名: 7

快速发帖

浏览过的版块

站长推荐 /1