数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31036|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 105 106 107 108109110 111 112 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 同样的verilog代码在modelsim10.4和vcs2016中仿真结果不一样 ...2	qhesen 2018-2-2	1610274	不知名的wei 2022-4-2 16:28
[求助] 关于++BUS CONFLICT++	wyzwyz 2021-4-10	54543	Jigh 2022-4-2 14:05
[求助] FPGA综合100MHz，没报时序错误，但却有数据丢失的情况	helimpopo 2021-12-28	82854	xlteam2 2022-4-2 11:44
[求助] PCIE核的testbench仿真文件编写	tjpu_wu 2016-10-17	75043	li_john 2022-4-2 08:51
[求助] 请问状态机到达无效状态具体是什么意思呢？	come_on_sn 2022-3-29	41977	azzzztec 2022-4-1 22:58
[求助] 求推荐 FPGA思维的书籍，最好有带设计案例的那种	come_on_sn 2022-3-5	31555	li_john 2022-4-1 22:52
[求助] ZCU111 Example Designs	antonovs 2022-4-1	02356	antonovs 2022-4-1 15:28
[求助] 多通道射频无线电接收为什么要幅相校准	sktwo 2022-3-20	11791	fangll 2022-4-1 11:25
[原创] FPGA企业内训是什么最终需要达到什么目的	chop147 2022-4-1	01577	chop147 2022-4-1 10:05
[求助] FPGA能读写SSD吗 ...2	liteng1123 2019-8-27	117561	li_john 2022-4-1 08:22
[资料] Design Compiler经典教程 ...2 3 4	qizhukanshuben 2015-5-28	3613269	li_john 2022-4-1 08:19
[资料] 2020 Military embedded system maze ...2	子幽墨雨 2020-8-28	166133	子幽墨雨 2022-4-1 00:28
[求助] 时序违例原因	aiqiongqiong 2022-3-31	02881	aiqiongqiong 2022-3-31 14:07
[求助] 上电复位por复位时间一般多长比较合适？?	zh123456789 2010-12-7	97111	503860720 2022-3-30 21:36
[求助] 求指导，怎么改变instance name的颜色？	hyxdg123456 2021-4-14	12015	小妖精231 2022-3-29 20:21
[求助] 请问，有哪些手段可以间接判断电路发生了亚稳态呢？	come_on_sn 2022-3-29	01326	come_on_sn 2022-3-29 13:49
[求助] pattern仿真	fangwang85 2019-1-16	33022	chengtwa 2022-3-29 12:22
[求助] DS28E01-100 有偿求助	asic_service 2022-3-29	01936	asic_service 2022-3-29 10:24
[求助] 何乐年--P146仿真	自由落体的虹 2022-3-20	42388	kswlymqq 2022-3-29 09:20
[求助] 求问如何选择PAD的类型	supermustang 2012-8-14	43308	夏尔 2022-3-28 19:21
[求助] 数字系统设计时，是不是应该尽量避免占空比非50%的时钟信号呢？	come_on_sn 2022-3-28	01510	come_on_sn 2022-3-28 16:43
[其它] 无	辛中臣 2022-3-28	12326	wzx520 2022-3-28 14:58
[求助] 【讨论】同频不同相的时钟分频逻辑	come_on_sn 2022-3-25	41941	come_on_sn 2022-3-28 11:02
[求助] fifo输出的data_valid控制信号，作为下游模块的输入时 ...2	come_on_sn 2022-3-13	143633	come_on_sn 2022-3-28 10:55
[求助] IMC状态机覆盖率分析	1252005989 2022-3-27	02054	1252005989 2022-3-27 19:35
[求助] 32字节对应的地址大小 - [悬赏 53 信元资产]	JINNINE 2020-12-28	93189	gerry1812 2022-3-27 18:23
[求助] 初学SystemVerilog，用VCS，不太明白如下错误	youngstone 2013-1-25	811180	辛中臣 2022-3-27 17:26
[求助] Video codec方向的芯片设计工作前景怎么样？	seaguoyi 2021-7-1	12136	kopera 2022-3-26 20:46
[求助] 求助大家 fifo 的深度可以是奇数吗，如果可以怎么设计？	yhgaohaoa 2022-3-26	11676	asic_service 2022-3-26 18:40
[原创] 有限域乘法器的verilog 实现方法	wu1985 2022-3-26	12680	wu1985 2022-3-26 17:20
[求助] Dmux来实现多位宽信号跨时钟域同步的问题。谢谢 ...2	青阳尘 2017-5-21	1118256	九州客 2022-3-26 09:58
[求助] 求教USB HUB的问题	dqwuf2008 2022-3-25	01987	dqwuf2008 2022-3-25 09:13
[招聘] 3000元做个软件无线电任务、USRP\GNU RADIO，完成即可不坐班	chenwen3678 2022-3-17	52463	ww0439 2022-3-25 07:26
[求助] PCIE RC和EP	Ground_lan 2016-8-16	914609	masaka_xlw 2022-3-25 04:29
[资料] TCL脚本学习资料 ...2 3 4 5 6..8	yy00668 2016-9-10	7030562	最爱吃饺子 2022-3-24 14:31

1 ... 105 106 107 108109110 111 112 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31036|排名: 13

快速发帖

浏览过的版块

站长推荐 /2