在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: A9107114

如何預防設計出的邏輯電路產生Glitch

[复制链接]
发表于 2010-8-18 10:32:32 | 显示全部楼层
不錯,下下來看看的
发表于 2010-8-18 10:36:02 | 显示全部楼层
文章寫得不錯,挺形象的,有趣,可以一睹
发表于 2010-8-18 13:47:04 | 显示全部楼层
谢谢,学习一下
发表于 2011-2-24 01:07:29 | 显示全部楼层
好東西...值得學習
发表于 2011-2-24 21:23:57 | 显示全部楼层
看看 有没有道理
发表于 2011-9-5 15:12:28 | 显示全部楼层
看看俺还有多少信元,现在好像扣的少了吗?
发表于 2012-1-9 13:59:05 | 显示全部楼层
very good!!!
发表于 2012-6-5 15:35:03 | 显示全部楼层
感謝大大無私分享!
发表于 2012-6-5 16:15:21 | 显示全部楼层
教科书都热衷于讨论这些话题, 什么卡诺图化简等一大堆方法, 实际上一点用都没有. 首先这些方法如果没有完善的timing配合都是不成立的, 其次用寄存器输出就完全没有毛刺, 犯不着对复杂组合逻辑的输出毛刺上去纠结.
发表于 2012-6-5 23:35:18 | 显示全部楼层
谢谢,很有帮助!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 09:37 , Processed in 0.027288 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表