在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: A9107114

如何預防設計出的邏輯電路產生Glitch

[复制链接]
发表于 2009-9-16 15:22:25 | 显示全部楼层
没看懂
发表于 2009-9-17 11:05:29 | 显示全部楼层
其实引用了同步设计就能很大程度上减小毛刺的产生!
发表于 2009-9-17 12:39:27 | 显示全部楼层
ddddddddddddddddddddddddddd
发表于 2009-9-17 12:48:54 | 显示全部楼层
下来看看,学习一下!
发表于 2009-9-18 09:12:45 | 显示全部楼层
支持一个
发表于 2010-3-17 23:20:58 | 显示全部楼层
谢谢LZ分享
发表于 2010-3-18 07:15:49 | 显示全部楼层
normally, people do synchronize design to avoid glitch
but you need to be very careful when deal with asynchronize design such as switch clock.
发表于 2010-3-18 10:00:14 | 显示全部楼层
非常好!
发表于 2010-8-17 16:07:16 | 显示全部楼层
thank you~
发表于 2010-8-18 08:43:07 | 显示全部楼层
thanks for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 09:25 , Processed in 0.021591 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表