撕代码，找出三个8bit数中的中位数，并且想要在一拍内输出结果

雨中有座沧浪亭

RT，毫无思路。。。

castrader

高电平做1-2 2-3 3-1（不一定非要这样，可以有很多别的更优化的选择），低电平按照对应符号查表输出结果。

kuolifeng

wire var1_grt_var2 = (var1 > var2);
wire var1_grt_var3 = (var1 > var3);
wire var2_grt_var3 = (var2 > var3);
wire var1_grt_var3 = (var1 > var3);

wire middle = var1_grt_var2 ? (var2_grt_var3 ? var2 :
                                             var1_grt_var3 ? var3 :
                                                                    var1)
                                          : (var1_grt_var3 ? var1 :
                                             var2_grt_var3 ? var3 :
                                                                    var2);

糊粘丶

好像可以直接三个数比大小取中间数，剩下的交给综合工具优化

phoenixson

假设A,B,C三个数字，index分别是(0,1,2)（假如从大到小排列是B,C,A）, 然后两两组合做大小比较（应该有三组，即(A,B),(B,C),(A,C)），按照index从大到小排列这三组输出应该是(1,0),(1,2),(2,0), 我们只需简单的将这三组表示大小的index输出的第一个index做异或处理即可得到中位数的index

fengbohan1

phoenixson 发表于 2022-8-2 09:17
假设A,B,C三个数字，index分别是(0,1,2)（假如从大到小排列是B,C,A）, 然后两两组合做大小比较（应该有三组 ...

可说详细说下原理

thjan65

A>=B 且 B>=C ,則B
A>=C 且 C>=A ,則C
B>=A 且 A>=C ,則A
B>=C 且 C>=A ,則C
C>=A 且 A>=B ,則A
C>=B 且 B>=A ,則B


wire [7:0] tmp;reg [7:0] OUT;

assign tmp = ((A>=B) & (B>=C)) ? B:
                    ((A>=C) & (C>=A)) ? C:
                    ((B>=A) & (A>=C)) ? A:
                    ((B>=C) & (C>=A)) ? C:
                    ((C>=A) & (A>=B)) ? A: B;
always @(posedge CLK or negedge RSTn) begin
   if (~RSTn) OUT <= 8'h0;
   else OUT <= tmp;
end

innovation

在Xilinx的FPGA上我选择这样设计：



其中LUT6的真值表如下：



使用了A≥B, B≥C, C≥A三个比较器，一组基于LUT6的Mux。A、B、C三组输入信号的负载数量相同。VHDL代码如下（注：A, B, C输入考虑为无符号数）：




PS :
1）如果允许两级流水线延迟，可在a_ge_b, b_ge_c, c_ge_a处插入一级寄存器；
2）修改多路选择器的逻辑关系，可变为求三个数的最大值，也可变为求三个数的最小值，消耗的资源和时序性能不变。

rvisk

innovation 发表于 2022-8-6 21:50
在Xilinx的FPGA上我选择这样设计：

我c，兄弟你也太认真了

innovation

rvisk 发表于 2022-8-8 10:37
我c，兄弟你也太认真了

见笑了，楼主要求“撕”代码呀，不认真的话“撕”不明白呀