设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (165) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31036|排名: 13 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 怎么用FPGA检测高频信号的峰值并计数呢 新人帖 喜新恋旧 2022-5-9 32757 喜新恋旧 2022-5-12 09:37
[求助] spyglass怎么将 sdc文件转换成sgdc文件 attach_img  ...2 VPN_chip_design 2018-3-27 1218926 AlexS 2022-5-11 20:55
[求助] 咨询一下图片中时钟的逻辑表达式 attach_img jcxwzy 2022-5-10 41877 jcxwzy 2022-5-11 16:50
悬赏 [求助] 数字IC的TSMC的工艺库结构理解 - [阅读权限 255]- [已解决] attach_img 北风1号 2022-5-10 4397 北风1号 2022-5-11 16:21
悬赏 [求助] upf中采样nmos switch cell的问题求助 - [悬赏 100 信元资产] zbhyn 2022-5-3 11892 天蓝如海 2022-5-11 11:42
[求助] DC综合 attach_img DDDDDUCK 2022-5-10 32167 mrlong 2022-5-11 09:36
[求助] sram和寄存器堆的选择 mrlong 2022-5-5 21981 mrlong 2022-5-11 09:26
[求助] 100M时钟，实现NCO最高能产生多少频率的正弦波呢？ come_on_sn 2022-5-8 62387 come_on_sn 2022-5-10 15:24
[资料] 静态时序分析STA（Static Timing Analysis for Nanometer Designs） 新人帖 attachment ee_wang7788 2022-5-10 42907 ee_wang7788 2022-5-10 14:54
[讨论] ic/fpga 低级问题 liteng1123 2022-3-29 22248 liteng1123 2022-5-9 22:48
[求助] 小白求助，PIN的RESET_E和RESET_EN的表示有区别吗 新人帖 HKMG 2022-5-9 21927 HKMG 2022-5-9 20:49
[解决] 基于FPGA高精度TDC设计 attachment digest  ...23456..7 coyoo 2013-2-18 6445999 霍格沃兹 2022-5-9 16:40
[求助] 异步FIFO空满判断逻辑是否是唯一的呢？ come_on_sn 2022-5-7 41975 come_on_sn 2022-5-9 15:47
[求助] 求助！DC综合的时候显示Power kit的Buf和Inv单元显示没有primary PG pin attachment 三岁就十分拽 2022-5-1 52415 三岁就十分拽 2022-5-9 10:45
[求助] DC综合一个模块后，怎样写出.db文件 河源皮 2017-11-7 54227 浩然若枫 2022-5-9 09:40
[求助] 求一个lattice diamond的license aya 2016-11-18 12375 kharthik 2022-5-7 14:36
悬赏 [求助] VCS后仿真问题 - [已解决] 张奇 2022-5-6 22855 张奇 2022-5-7 10:52
悬赏 [求助] 对一个1bit的信号，实现对这个信号高电平中心点的检测，verilog实现 - [悬赏 500 信元资产] sxg1647606637 2022-5-7 42046 sxg1647606637 2022-5-7 09:22
[求助] 新手求助 新人帖 dingzhouzhou 2022-5-5 12942 liteng1123 2022-5-6 17:47
[求助] 对一个1bit的信号，实现对这个信号高电平中心点的检测，verilog实现 sxg1647606637 2022-5-6 01552 sxg1647606637 2022-5-6 16:52
[求助] Display port MR.vol 2022-5-6 01575 MR.vol 2022-5-6 14:04
[求助] 求帮忙看一下UPF综合的问题 新人帖 attach_img 三岁就十分拽 2022-4-29 42254 三岁就十分拽 2022-5-5 20:54
[招聘] 寻求一名数字IC 设计工程师 msr2573 2022-5-5 01929 msr2573 2022-5-5 18:32
[求助] synplify2015.03破解版破解crake工具到期了，咋整啊？有大佬还能用这个版本吗？ xiaohaolaoda 2020-4-17 45427 jjkbbq 2022-5-5 16:16
[求助] 11111111111 jiangpengpeng 2022-5-5 11798 jiangpengpeng 2022-5-5 15:59
[求助] 用cadence icfb 批量生成symbol gammer 2015-5-3 22957 lxy_h 2022-5-5 13:55
[求助] 时序约束的问题 attach_img nullptr 2022-5-4 32335 nullptr 2022-5-5 13:10
[求助] 请问 linux 主线里的 xilinx pcie 驱动对应 xilinx 的哪个 ip? 新人帖 CriticalArch 2022-5-4 01708 CriticalArch 2022-5-4 23:58
悬赏 [求助] modelsim 前仿波形中的毛刺 新人帖 - [已解决] attach_img Emiriatan 2022-4-29 63504 Emiriatan 2022-5-4 11:17
[求助] 寻求基于FPGA（语言verilog）研究生毕设课题推荐 zuihoude3hao 2018-3-7 83359 dzkjdxxb2021 2022-5-3 10:02
[求助] DDR dual channel feature问题 attach_img andy9972 2022-3-24 21884 qin_hawk 2022-5-2 11:16
[求助] 流水线设计的时候，为什么在写回阶段要发生在时钟下降沿？ attach_img 追乐人66 2022-5-1 01795 追乐人66 2022-5-1 16:38
[招聘] （高薪，机会难得）内推数字设计，地点广州 attach_img 3lll 2022-5-1 01869 3lll 2022-5-1 14:33
[求助] 急求国密SM2的签名验签代码，Verilog的 新人帖 faxfax 2022-4-29 22105 leadway1314 2022-5-1 00:06
[讨论] 为什么数字设计大家都用 DC＋VCS，而不用NC＋RTL COMPILER／GENUS ？ nulll 2016-9-23 94177 andyme 2022-4-30 21:27
下一页 »
1 ...101102103104105106107108... 887下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-21 15:58 , Processed in 0.039269 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块