EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31121|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 101 102 103 104105106 107 108 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] design compiler问题求助！	zdr_uestc 2022-6-23	12126	xiaocat85 2022-6-23 23:07
[求助] VESA-DSC/Synopsys IP/DWC-DSC - [悬赏 50 信元资产]	xu_tingtxpy 2022-6-23	02234	xu_tingtxpy 2022-6-23 16:41
[求助] VESA-DSC IP相关	xu_tingtxpy 2022-6-23	01672	xu_tingtxpy 2022-6-23 16:24
[求助] 求LPDDR5 spec 完整版	ht_lch 2022-6-17	22267	ht_lch 2022-6-23 15:46
[求助] 求一款画波形图的软件名字，名字的开头是t - [已解决]	朱辉燕 2016-9-29	54120	122013137 2022-6-23 09:04
[求助] [求助]有关于verilog中#延时符号的问题	喵咪呼噜love 2015-9-17	94801	Tony0229 2022-6-23 08:59
[原创] 浮点指令问题	sgzjj 2022-6-21	32353	sgzjj 2022-6-22 14:13
[求助] 数模混仿、扫描链。	qq1656313299 2022-6-20	62721	peiyaoli 2022-6-21 23:50
问问关于matlab里面FDATool生成verilog代码的问题	wqy1985 2009-5-5	98861	geniuswww 2022-6-21 22:22
[求助] 时序约束常识问题 ...2	菜鸟学习fpga 2022-6-15	1137185	黑桃ACE 2022-6-21 21:37
[求助] 各位前辈，请教一下关于AXI总线的问题。 - [悬赏 50 信元资产]	sgzjj 2022-4-10	44105	sgzjj 2022-6-21 17:08
[求助] 如何提高数字设计能力？	cccg 2022-6-10	12250	zhouninz 2022-6-21 06:40
[求助] 求助vcs仿真xilinx的库的问题	gui401 2017-11-22	77321	盘古大帝 2022-6-20 16:49
[求助] AXI中的outstanding	lhw123 2019-11-15	610503	霍无醉 2022-6-20 12:53
[求助] Verilog顶层	皓辰 2022-5-29	36025	皓辰 2022-6-17 15:06
[求助] FPGA的时序仿真（后仿真）真的有必要吗？ ...2	the_start 2019-10-25	177258	yuanqidefeng 2022-6-17 11:32
[求助] 求助vivado下如何使用AXI-lite 自定义IP读取slave的数据	jeoy_z 2016-4-28	45872	samzhuangdream 2022-6-16 16:43
[求助] 求助	追乐人66 2022-6-15	13093	eric_firebird 2022-6-16 08:53
[求助] DC综合的时候	IC未入门的小波 2021-12-5	14581	serena.yao 2022-6-16 01:41
[求助] spyglass Read Design Read 出错	nanfeng237 2017-7-31	64077	Xx西西 2022-6-15 15:43
[求助] PCIe 6.0 flit Retry 求助.flit mode 没有看懂，还有flit ack 和 nak 是怎么发送啊 - [悬赏 10 信元资产]	暗夜之魔鬼 2022-6-15	03185	暗夜之魔鬼 2022-6-15 13:51
[求助] 如何查看VCS compile后生效的verilog define - [已解决]	wutianqiao1992 2022-6-12	42811	ashish 2022-6-14 17:09
[求助] simvision 波形文件几个信号no value	宋晨 2020-4-17	54356	zhouninz 2022-6-14 02:54
[求助] USB3.0是不是没有固定的帧周期？	dqwuf2008 2022-6-13	02277	dqwuf2008 2022-6-13 16:23
[资料] verilog14时间信号赋值语句	lancerone 2022-6-12	02155	lancerone 2022-6-12 21:35
[求助] 求集成电路设计导论第二版课后答案	icyao 2022-6-11	01889	icyao 2022-6-11 22:28
[资料] AHB DMA databook	daxueliujisheng 2022-6-11	03138	daxueliujisheng 2022-6-11 19:19
[原创] AURORA 遇到一个百年难遇的问题 ...2	ykq19880104 2016-3-16	129604	emesjx 2022-6-11 09:28
[求助] 延时链的选择逻辑被优化掉 ...2	494693243 2022-5-27	104149	qq2007go 2022-6-10 22:06
[求助] 大神帮帮忙，smic 40nmll工艺库中各文件夹是做什么的 ...2	zeaprx 2018-3-20	118525	弗兰明 2022-6-10 22:01
[求助] 关于Sigma-delta ADC的系统级设计以及数字部分实现 ...2 3 4	wanglscool 2012-1-8	3714753	i_test 2022-6-10 15:26
[原创] HDMI2.1 TX与RX FPGA眼图测试	huchl 2022-6-6	12299	huchl 2022-6-9 08:59
[求助] 用spyglass做cdc检查报错	sxg1647606637 2022-5-30	93442	sxg1647606637 2022-6-8 17:01
[求助] AHB协议	QYiran 2022-6-8	13035	Love24 2022-6-8 16:10
[求助] 【求助】verdi -f -ssf command not found ——verdi无法添加代码和波形	hyxhyx 2022-5-31	53193	hyxhyx 2022-6-7 21:04

1 ... 101 102 103 104105106 107 108 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31121|排名: 7

快速发帖

浏览过的版块

站长推荐 /1