数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 100 101 102 103104105 106 107 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求：Verilog HDL 入门（第三版）练习题答案	qingfengjuechen 2022-8-15	12406	西湖水 2022-8-24 17:04
[求助] 有没有便宜大碗的FPGA开发板	hellcer 2022-8-16	12298	工大鱼肉 2022-8-24 08:56
[求助] .lib文件如何转化为.db文件 ...2	daiyijun 2011-9-9	2024386	西巴 2022-8-23 19:17
[求助] 在时序块always里面写组合逻辑会发生不可预知的错误吗？ ...2	TOPEEP108 2022-8-14	102817	kuolifeng 2022-8-23 13:35
[原创] 浅谈DDR ECC功能以及RTL仿真 --总结3	沉睡的狮子888 2022-8-22	03722	沉睡的狮子888 2022-8-22 20:46
[求助] AHB AXI中bufferable与cacheable用的时候有啥区别呢	雨中有座沧浪亭 2022-8-22	02696	雨中有座沧浪亭 2022-8-22 19:02
[求助] 发现PT report_crpr的一个bug	stillwind1982 2015-7-7	44352	haoshiyang 2022-8-22 17:15
[资料] VerilogHDL那些事儿_建模篇	zyqbluesky 2015-11-2	74511	chinashixian 2022-8-22 17:04
问：滤波器的本质，是如何滤波的？ ...2 3	windzjy 2007-9-3	2818208	请用心浇灌我 2022-8-22 09:12
[原创] 浅谈refresh&self refresh 仿真 --总结二	沉睡的狮子888 2022-8-20	12890	lvnanll 2022-8-20 16:24
[求助] 关于DDR3（MIG IP）引脚分配的问题	TUJzzz 2022-8-19	02939	TUJzzz 2022-8-19 15:21
[原创] 乒乓操作	羽无芯 2021-1-23	65017	GLAurora 2022-8-19 13:07
[求助] MASH111的数字输出范围是【-4，+3】吗	alex_fd12 2022-8-15	22560	alex_fd12 2022-8-19 11:35
[求助] vivadao软件闪退问题	一只少年 2022-8-19	02133	一只少年 2022-8-19 10:59
[资料] DMA350	luckymiaojw 2022-8-13	23588	lxtx603 2022-8-19 08:05
[求助] Artisan standard cell library	nixiaodao 2015-3-19	65223	muckraker 2022-8-18 17:31
[求助] spyglass check clock gating时报clock_glitch02的warning	u-527 2022-8-18	01594	u-527 2022-8-18 16:09
[原创] AD9653调试笔记	chop147 2022-8-18	04719	chop147 2022-8-18 15:58
[资料] 鸟哥的Linux私房菜——基础学习以及快捷键 ...2 3	WXF--YBB 2020-10-5	2011335	solo12 2022-8-18 09:10
[求助] 关于分频电路中D触发器的一点小问题	jcxwzy 2022-8-5	42965	jcxwzy 2022-8-18 08:43
[求助] 静态时序分析	fangnime 2022-8-17	32772	fangnime 2022-8-17 15:36
[求助] 悬赏200信元谁可以帮忙在springer下载confocal microscope和Fluoresent microscope这两本书，谢谢各... - [悬赏 200 信元资产]	313949724 2022-8-3	22684	zhchang 2022-8-17 15:26
[原创] 寻能够设计USB 2.0 HUB模块的企业合作	dqwuf2008 2022-8-17	22338	axhanker 2022-8-17 10:35
[求助] 参数化的异步FIFO如果用格雷码产生满信号，那么深度为2和1 的时候怎么设计	zzbala 2022-8-16	11918	糊粘丶 2022-8-16 15:28
[讨论] 单比特信号跨时钟域传输的展波问题	569464525 2022-8-16	32256	navylin1 2022-8-16 13:51
[求助] siliconsmart的license问题	jeromechen2008 2020-10-22	53421	皓辰 2022-8-16 11:26
[求助] dc综合之后ppa中的performance具体是哪个参数啊	liudaliuer 2022-8-12	76290	工大鱼肉 2022-8-16 10:24
[求助] 请问synplify综合后verif文件夹下的.vif文件是什么文件	zhouchaozinc 2016-4-29	12749	linzhankun 2022-8-15 15:49
[原创] DDR4 Alert_n pad 内部上拉--基于cadence DDR PHY IP 测试	沉睡的狮子888 2022-8-13	03625	沉睡的狮子888 2022-8-14 10:11
[原创] 求购语音芯片SLIC的ZSI接口host侧verilog设计代码	szytctan 2022-8-14	02262	szytctan 2022-8-14 09:59
[求助] RISCV 只综合 core 进行后仿遇到问题	机智的学渣 2022-8-12	02337	机智的学渣 2022-8-12 18:55
[求助] genus 使用问题	18516549189 2022-8-11	22307	18516549189 2022-8-12 18:38
[资料] 编辑过期 ...2 3 4	designstart 2018-8-20	3620289	jxgazgl 2022-8-12 14:34
[求助] 求助一个UPF中无法Map Retention Register的问题	三岁就十分拽 2022-6-23	52588	三岁就十分拽 2022-8-12 12:23
[求助] d触发器的一个小问题 - [悬赏 10 信元资产]	wyouc 2022-8-11	42579	贾郑和 2022-8-12 09:31

1 ... 100 101 102 103104105 106 107 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 9

快速发帖

浏览过的版块

站长推荐 /1