在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4144|回复: 7

[求助] 求问 latency 与 timing的区别

[复制链接]
发表于 2011-6-23 00:43:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
att看到一本书,Advance FPGA Design
里面提到
latency:refers to the time between data input and processed data output
Timing:refers to the logic delays between sequential elements.
字面上好像都可以理解为延迟,延时么   求细微区别     谢谢了
发表于 2011-6-23 09:02:46 | 显示全部楼层
这里讲的latency是指数据输入到结果输出的时间,可以理解成数据输入后经了多长时间结果输出,可以是几个时钟节拍,或者一段纯组合逻辑的延时。

logic delay是可以理解为触发器之间的组合逻辑延时,影响的是时钟频率
 楼主| 发表于 2011-6-23 12:12:39 | 显示全部楼层
谢楼上解答
发表于 2011-6-26 21:26:54 | 显示全部楼层
latency即延时,timing即时序
发表于 2011-6-27 10:03:58 | 显示全部楼层
我对这两个概念也不是很清楚,进来看看,长见识了。谢谢。
发表于 2011-6-28 14:29:22 | 显示全部楼层
Latency:指的是第一筆資料進去電路的時間, 到第一筆資料出來的時間.二個時間差就是 latency.(以clock 為單位)
Timing: 泛稱時序.有時出現在 timing chart.
                       有時出現在特定地點 說某一節點或區塊的 timing 鬆或緊
 楼主| 发表于 2011-6-28 14:36:41 | 显示全部楼层
感谢以上诸位   谢谢啦
发表于 2022-10-20 15:55:07 | 显示全部楼层


thjan65 发表于 2011-6-28 14:29
Latency:指的是第一筆資料進去電路的時間, 到第一筆資料出來的時間.二個時間差就是 latency.(以clock 為單 ...


哥们儿你是**兄弟吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 21:59 , Processed in 0.031613 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表